SREEP--SR等価回路を用いたセキュアスキャン設計支援ツール (VLSI設計技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 2010-11-29

著者

• 藤原 秀雄

  奈良先端科学技術大学院大学情報科学研究科

関連論文

• 部分スルー可検査性に基づく順序回路のテスト生成法(ディペンダブルコンピューティング)
• 共有メモリシステムにおける調停木スキップ相互排除アルゴリズム
• マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
• マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地-)
• BISTにおける高品質遅延故障テストのためのシード選択法(遅延故障テスト,VLSI設計とテスト及び一般)
• SREEP--SR等価回路を用いたセキュアスキャン設計支援ツール (ディペンダブルコンピューティング)
• SREEP--SR等価回路を用いたセキュアスキャン設計支援ツール (VLSI設計技術)
• セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成(ディペンダブルコンピューティング)
• マルチクロック・ドメイン・コアテストのための再構成可能ラッパーの一構成法(テスト容易化設計,デザインガイア2008-VLSI設計の新しい大地)
• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
• CAS2010-6 セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
• セキュアスキャン設計におけるシフトレジスタ等価回路の微分動作同値類について(システムと信号処理及び一般)
• C素子スキャンパスを用いた非同期式順序回路に対する完全スキャン設計法(設計/テスト/検証)
• 動作記述を用いた順序テスト生成およびテスト容易化バインディング(高位設計2,デザインガイア2010-VLSI設計の新しい大地-)
• 動作記述を用いた順序テスト生成およびテスト容易化バインディング(高位設計2,デザインガイア2010-VLSI設計の新しい大地-)
• SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
• SREEP : SR等価回路を用いたセキュアスキャン設計支援ツール(テスト設計2,デザインガイア2010-VLSI設計の新しい大地-)
• テスト実行時の温度均一化のためのテストパターン並び替え法(Iddqテスト・温度均一化,VLSI設計とテスト及び一般)
• セキュアスキャン設計のためのシフトレジスタ等価回路の列挙と合成について(安全性及び一般)
• RTLパス数最小化のためのリソースバインディング法(スキャンテスト・テスト容易化高位合成,VLSI設計とテスト及び一般)
• ADDを用いたテスト環境生成問題について(高位合成及び検証,信号処理,LSI,及び一般)
• 機能等価性情報を用いたRTL-GLパスマッピングの一手法(高位合成及び検証,信号処理,LSI,及び一般)
• テスト実行時における初期温度均一化のためのパターン生成法(フィールドテスト・製造ばらつき,VLSI設計とテスト及び一般)
• 高精度遅延テストのためのテストパターン生成法(テスト生成,VLSI設計とテスト及び一般)
• レジスタ転送レベル回路に対する連続透明化設計

もっと見る 閉じる

スポンサーリンク