レジスタ転送レベルデータパスの単一制御並行可検査性に基づく組込み自己テストについて
スポンサーリンク
概要
- 論文の詳細を見る
- 電子情報通信学会の論文
- 2001-04-13
著者
-
山口 賢一
奈良先端科学技術大学院大学情報科学研究科;(現)奈良工業高等専門学校情報工学科
-
和田 弘樹
株式会社日立製作所中央研究所システムlsi研究部
-
和田 弘樹
奈良先端科学技術大学院大学 情報科学研究科
関連論文
- レジスタ転送レベルデータパスの単一制御並行可検査性に基づく組込み自己テスト法
- 演算器の強可検査性を保証するテスト容易化高位合成
- 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
- レジスタ転送レベルデータパスの単一制御並行可検査性に基づく組込み自己テストについて
- レジスタ転送レベルデータパスの単一制御並行可検査性に基づく組込み自己テストについて
- レジスタ転送レベルデータパスの単一制御可検査性に基づく組込み自己テスト容易化設計法
- レジスタ転送レベルデータパスの単一制御並行可検査性に基づく組込み自己テストについて
- 強可検査性に基づくテスト容易化高位合成
- 強可検査性に基づくテスト容易化高位合成
- 強可検査性に基づくテスト容易化高位合成
- 単一制御可検査性に基づくレジスタ転送レベルデータパスの組込み自己テスト容易化設計法
- 単一制御可検査性に基づくレジスタ転送レベルデータパスの組込み自己テスト容易化設計法
- 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
- 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
- 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
- 完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法
- 完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法
- 完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法
- 完全故障検出効率を保証するデータパスの非スキャンテスト容易化設計法 (テストと設計検証論文特集)
- 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法
- 完全故障検出効率を保証するレジスタ転送レベルデータパスの非スキャンテスト容易化設計法
- 完全故障検出効率を保証するレジスタ転送レベルでの非スキャンテスト容易化設計法
- 階層BIST : 低いオーバヘッドを実現するTest-per-clock方式BIST(フォールトトレランス)
- 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST
- 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST
- 階層BIST : 低オーバヘッドを実現するTest-per-clock BIST