An Approach for Practical Use of Common-Mode Noise Reduction Technique for In-Vehicle Electronic Equipment
スポンサーリンク
概要
- 論文の詳細を見る
In this paper, we studied the use of common-mode noise reduction technique for in-vehicle electronic equipment in an actual instrument design. We have improved the circuit model of the common-mode noise that flows to the wire harness to add the effect of a bypass capacitor located near the LSI. We analyzed the improved circuit model using a circuit simulator and verified the effectiveness of the noise reduction condition derived from the circuit model. It was also confirmed that offsetting the impedance mismatch in the PCB section requires to make a circuit constant larger than that necessary for doing the impedance mismatch in the LSI section. An evaluation circuit board comprising an automotive microcomputer was prototyped to experiment on the common-mode noise reduction effect of the board. The experimental results showed the noise reduction effect of the board. The experimental results also revealed that the degree of impedance mismatch in the LSI section can be estimated by using a PCB having a known impedance. We further inquired into the optimization of impedance parameters, which is difficult for actual products at present. To satisfy the noise reduction condition composed of numerous parameters, we proposed a design method using an optimization algorithm and an electromagnetic field simulator, and confirmed its effectiveness.
著者
-
UNO Takanori
DENSO CORPORATION
-
ICHIKAWA Kouji
DENSO CORPORATION
-
MABUCHI Yuichi
Hitachi Ltd.
-
NAKAMURA Atsushi
Renesas Technology Corp.
-
OKAZAKI Yuji
Shizuoka University
-
ASAI Hideki
Shizuoka University
関連論文
- 車載電子機器のEMIシミュレーション技術の開発(電磁環境・EMC,通信の未来を担う学生論文)
- デジタルLSIにおけるオンチップ電源雑音とオフチップ電磁雑音の統合評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- An Approach for Practical Use of Common-Mode Noise Reduction Technique for In-Vehicle Electronic Equipment
- An Optimization System with Parallel Processing for Reducing Common-Mode Current on Electronic Control Unit
- 配線パターンを変化させた基板による多電源ピンLECCS-coreモデルの評価(若手研究者発表会)
- 多電源ピンICのLECCS-coreモデルによる電源電流予測精度の検証(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- 車載電子機器のコモンモードノイズ低減技術におけるバイパスキャパシタの効果
- BI-2-4 LSIのEMCマクロモデルと回路基板設計への適用(BI-2.EMC設計のためのLSIマクロモデリング,依頼シンポジウム,ソサイエティ企画)
- デジタルLSIにおけるオンチップ電源雑音とオフチップ電磁雑音の統合評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- An Optimization System with Parallel Processing for Reducing Common-Mode Current on Electronic Control Unit
- 共通グラウンドをもつプリント基板の平行2配線間クロストークに対するスリットサイズ効果(研究速報)
- プリント回路基板の平行2配線間クロストーク雑音に対する共通グラウンドのスリット効果
- プリント回路基板から流出する伝導雑音電流に対するグラウンド層パターンのスリット効果
- グラウンドパターンを変化させたことによるプリント回路基板から流出する伝導雑音電流の低減効果
- 高性能プロセッサ・システムLSIの実装設計 : EMC設計(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- 高性能プロセッサ・システムLSIの実装設計 : EMC設計(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- B-4-14 LSIとプリント基板間の寄生容量の算出(B-4.環境電磁工学,一般セッション)
- Measurement-Based Analysis of Electromagnetic Immunity in LSI Circuit Operation
- Experimental Verification of Power Supply Noise Modeling for EMI Analysis through On-Board and On-Chip Noise Measurements(Analog Circuits and Related SoC Integration Technologies)
- An Approach for Practical Use of Common-Mode Noise Reduction Technique for In-Vehicle Electronic Equipment
- LSIと電子機器の電磁環境性能向上技術 (特集 製品開発を支える計測技術)
- LSIと電子機器の電磁環境性能向上技術(高信頼性半導体デバイスを目指して)
- 電子機器のイミュニティシミュレーション
- B-4-69 SAGE法によるMF帯電波源の位置推定(B-4.環境電磁工学,一般セッション)
- デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法
- デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法
- デジタルLSIの電源ノイズに関するオンボードおよびオンチップ測定の統合評価(EMC,一般)
- デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)
- 2ポート測定による3ポートSパラメータ推定とそのイミュニティ試験系への応用(電力,生体,EMC,一般)
- デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)
- n-1ポート測定による相反nポート回路のSパラメータ推定(大学発マイクロ波論文)