Measurement-Based Analysis of Electromagnetic Immunity in LSI Circuit Operation
スポンサーリンク
概要
- 論文の詳細を見る
Impacts of electromagnetic (EM) interference (immunity) on operation of LSI circuits in a QFP-packaged and PCB-mounted environment are studied. EM power injection to a power-supply system leads to malfunction, where the power is translated into voltage bounces through combined on- and off- chip impedances, affecting power supply and ground, as well as signal nodes in a die, seen from on-chip waveform measurements. A lumped power-supply impedance model and the minimum amplitude of voltage bounce induced by EM power for malfunction, both of which can be derived from external measurements to a given packaged LSI, formulate an EM interference model that is helpful in the PCB design toward high immunity. The technique can be generally applied to systems-on-chip applications.
- （社）電子情報通信学会の論文
- 2008-06-01
著者
-
市川 浩司
(株)デンソー
-
ICHIKAWA Kouji
DENSO CORPORATION
-
市川 浩司
(株)デンソーシステム開発部
-
市川 浩司
株式会社デンソーシステム開発部
-
Ichikawa Kouji
Kobe University:denso Corporation
-
Ichikawa Kouji
Kobe University
-
市川 浩司
(株)デンソー研究開発3部
-
Takahashi Yuki
Kobe University
-
Nagata Makoto
Kobe Univ. Kobe‐shi Jpn
-
Tsuda Takahiro
Denso Corporation
-
SAKURAI Yukihiko
DENSO CORPORATION
-
IWASE Isao
DENSO CORPORATION
-
Nagata Makoto
Graduate School Of System Informatics Kobe University
-
Nagata Makoto
Kobe Univ.
関連論文
- 車載電子機器のEMIシミュレーション技術の開発(電磁環境・EMC,通信の未来を担う学生論文)
- デジタルLSIにおけるオンチップ電源雑音とオフチップ電磁雑音の統合評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 車載電子機器のEMIシミュレーション技術の開発
- An Approach for Practical Use of Common-Mode Noise Reduction Technique for In-Vehicle Electronic Equipment
- 配線パターンを変化させた基板による多電源ピンLECCS-coreモデルの評価(若手研究者発表会)
- 多電源ピンICのLECCS-coreモデルによる電源電流予測精度の検証 (先端電子デバイスパッケージと高密度実装における評価・解析技術論文特集)
- イミュニティ試験装置のSパラメータによるモデル化(イミュニティ試験関連, 線路EMC/一般)
- EMI Analysis of a PCB for Automotive Equipment Using an LSI Power Current Model (特集 電子デバイス)
- A Mixed Circuit and System Level Simulation Technique of Collision-Resistant RFID System(Analog Circuits and Related SoC Integration Technologies)
- Back-End Design of a Collision-Resistive RFID System through High-Level Modeling Approach(Novel Device Architectures and System Integration Technologies)
- Communication Scheme for a Highly Collision-Resistive RFID System( Analog Circuit Techniques and Related Topics)
- 多電源ピンICのLECCS-coreモデルによる電源電流予測精度の検証(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- 車載電子機器のコモンモードノイズ低減技術におけるバイパスキャパシタの効果
- 車載PCB解析に向けたLSIノイズモデルの検討
- ワイヤハーネスが接続された電子機器の電源系コモンモード電流発生メカニズム及び低減手法の検計(電源ノイズとモデル化技術,次世代電子機器における先端実装技術と電磁波ノイズ低減技術論文)
- New & Now規格・規制情報 規格概要シリーズ 半導体デバイスの電磁イミュニティ測定方法 IEC62132-3 集積回路--150kHz〜1GHzの電磁イミュニティの計測(Part3)バルクカレントインジェクション
- 基板解析への応用に向けたLSIイミュニティ評価法の検討(自動車関連)(アジア地域EMC特別講演会,一般)
- BI-2-4 LSIのEMCマクロモデルと回路基板設計への適用(BI-2.EMC設計のためのLSIマクロモデリング,依頼シンポジウム,ソサイエティ企画)
- デジタルLSIにおけるオンチップ電源雑音とオフチップ電磁雑音の統合評価(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- Image Segmentation/Extraction Using Nonlinear Cellular Networks and Their VLSI Implementation Using Pulse-Modulation Techniques(Special Section on Analog Circuit Techniques and Relate)
- A 1-D CMOS PWM Cellular Neural Network Circuit and Resistive-Fuse Network Operation
- Chip-to-Chip Half Duplex Spiking Data Communication over Power Supply Rails
- 共通グラウンドをもつプリント基板の平行2配線間クロストークに対するスリットサイズ効果(研究速報)
- プリント回路基板の平行2配線間クロストーク雑音に対する共通グラウンドのスリット効果
- プリント回路基板から流出する伝導雑音電流に対するグラウンド層パターンのスリット効果
- An Hadamard Transform Chip Using the PWM Circuit Technique and Its Application to Image Processing(Special Issue on High-Performance Analog Integrated Circuits)
- Bio-Inspired VLSIs Based on Analog/Digital Merged Technologies
- New Non-Volatile Analog Memory Circuits Using PWM Methods (Special Issue on Integrated Electronics and New System Paradigms)
- 車載用電子機器からの伝導雑音簡易評価(伝導・放射妨害波関連, 通信EMC/一般)
- 部品開発におけるEMC作り込み〈ノイズを出さないIC開発への取り組み〉 (特集 自動車/車載機器・システムのEMC設計)
- グラウンドパターンを変化させたことによるプリント回路基板から流出する伝導雑音電流の低減効果
- グラウンドパターンを変化させたことによるプリント回路基板から流出する伝導雑音電流の低減効果(電力EMC,一般)
- LSIのパッケージ構造を考慮したEMIモデルの改良(電力EMC,一般)
- B-4-78 プリント回路基板におけるグラウンドパターンの基板外へ流出する伝導雑音電流の低減効果(B-4.環境電磁工学,一般講演)
- An Arbitrary Digital Power Noise Generator Using 65nm CMOS Technology
- 高性能プロセッサ・システムLSIの実装設計 : EMC設計(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- 高性能プロセッサ・システムLSIの実装設計 : EMC設計(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- B-4-14 LSIとプリント基板間の寄生容量の算出(B-4.環境電磁工学,一般セッション)
- Measurement-Based Analysis of Electromagnetic Immunity in LSI Circuit Operation
- Experimental Verification of Power Supply Noise Modeling for EMI Analysis through On-Board and On-Chip Noise Measurements(Analog Circuits and Related SoC Integration Technologies)
- An Approach for Practical Use of Common-Mode Noise Reduction Technique for In-Vehicle Electronic Equipment
- An Integrated Timing and Dynamic Supply Noise Verification for Multi-10-Million Gate SoC Designs(Novel Device Architectures and System Integration Technologies)
- LSIと電子機器の電磁環境性能向上技術 (特集 製品開発を支える計測技術)
- LSIと電子機器の電磁環境性能向上技術(高信頼性半導体デバイスを目指して)
- 多電源ピンICの LECCS-core モデルによる電源電流予測精度の検証
- Design of RFID Front-end Circuitry Enabling CDMA-based Collision Resistance
- Asymmetric Slope Dual Mode Differential Logic Circuit for Compatibility of Low-Power and High-Speed Operations(Digital,Low-Power, High-Speed LSIs and Related Technologies)
- Logic Synthesis Technique for High Speed Differential Dynamic Logic with Asymmetric Slope Transition(Logic Synthesis, VLSI Design and CAD Algorithms)
- Dynamic Power-Supply and Well Noise Measurements and Analysis for Low Power Body Biased Circuits(Digital, Low-Power LSI and Low-Power IP)
- 電子機器のイミュニティシミュレーション
- Substrate-Noise and Random-Variability Reduction with Self-Adjusted Forward Body Bias(Digital,Low-Power, High-Speed LSIs and Related Technologies)
- A Continuous-Time Waveform Monitoring Technique for On-Chip Power Noise Measurements in VLSI Circuits
- On-Chip Single Tone Pseudo-Noise Generator for Analog IP Noise Tolerance Measurement
- Multi-Ported Register File for Reducing the Impact of PVT Variation (Signal Integrity and Variability, VLSI Design Technology in the Sub-100nm Era)
- デジタルLSIの電源ノイズに関するオンボードおよびオンチップ測定の統合評価 (環境電磁工学)
- デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法 (電子部品・材料)
- A Diagnosis Testbench of Analog IP Cores for Characterization of Substrate Coupling Strength
- B-4-69 SAGE法によるMF帯電波源の位置推定(B-4.環境電磁工学,一般セッション)
- デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法(高速デジタルLSI回路技術,デザインガイア2011-VLSI設計の新しい大地-)
- On-Chip In-Place Measurements of V_ and Signal/Substrate Response of Differential Pair Transistors
- デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価 (ディペンダブルコンピューティング)
- デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法
- デジタルLSIにおけるオンチップ・オンボード電源雑音の評価・協調解析手法
- Co-simulation of On-Chip and On-Board AC Power Noise of CMOS Digital Circuits
- デジタルLSIの電源ノイズに関するオンボードおよびオンチップ測定の統合評価(EMC,一般)
- FOREWORD
- False Operation of Static Random Access Memory Cells under Alternating Current Power Supply Voltage Variation
- Design of Effective Supply Voltage Monitor for Measuring Power Rails of Integrated Circuits
- Measurements and Simulation of Sensitivity of Differential-Pair Transistors against Substrate Voltage Variation
- デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)
- False Operation of Static Random Access Memory Cells under Alternating Current Power Supply Voltage Variation (Special Issue : Solid State Devices and Materials)
- 2ポート測定による3ポートSパラメータ推定とそのイミュニティ試験系への応用(電力,生体,EMC,一般)
- デジタルLSIにおけるLSIチップ・パッケージ・ボードを統合した電源雑音協調評価(ノイズ解析,デザインガイア2012-VLSI設計の新しい大地-)
- A Fast Power Current Simulation of Cryptographic VLSI Circuits for Side Channel Attack Evaluation
- Performance Evaluation of Probing Front-End Circuits for On-Chip Noise Monitoring
- n-1ポート測定による相反nポート回路のSパラメータ推定(大学発マイクロ波論文)