細粒度Power Gatingを適用したVLIW型プロセッサの実装と評価

概要

論文の詳細を見る
VLIW 型プロセッサの演算 SLOT に対して細粒度 Power Gating(PG) を適用し,動的に複数の演算ユニットの sleep/active 状態を切り替えることで漏れ電流を削減し, 低消費電力でありながら高性能化を実現する方法を提案する. さらに, 細粒度 PG に加えて, 粗粒度 PG を VLIW 型プロセッサ内部の SLOT に適用し, 細粒度 PG による面積オーバーヘッドの削減を行う. 5 SLOT で構成される VLIW 型プロセッサ構成に対して, 2 SLOT に粗粒度 PG を, 2 SLOT に細粒度 PG を適用し. その効果を 3 つのアプリケーションで評価した. その結果. 常温 (25 ℃) において, 全演算ユニットを sleep させない場合と比較して, 5 SLOT 全てを用いる high performace mode 時では 12.6%-29.4%、粗粒度 PG を用いた 2 SLOT を sleep にする low performace mode 時では 29.2%- 41.1%、漏れ電力を削減することができた. 性能面では, high performace mode 時では, 1SLOT で動作する場合に比べ, 2.15 倍-2.38 倍,low performace mode 時では, 1.19 倍-1.79 倍の性能向上を実現した.
2010-07-27