低温形成SiO_2膜の電気的特性向上に関する検討(プロセス科学と新プロセス技術)

スポンサーリンク

概要

論文の詳細を見る
現在、MOSトランジスタにおいて、微細化が進むにつれて低抵抗電極材として、メタルゲートの利用が注目されている。メタルゲートを用いる際には、素子間絶縁膜成膜時の異常酸化が懸念されるため、酸化を抑える低温でのSiO_2成膜技術が必要である。ただし、低温成膜できれば良いというわけではなく、素子間ショートを防ぐ絶縁破壊耐性や、素子間を隙間無く埋めるカバレッジ性も必要とされる。今回の報告では、MOSキャパシタを用いたTZDB測定とTDDB測定による低温SiO_2膜の電気特性結果と、膜密度と組成の物理解析結果の相関関係から、良質な低温SiO_2膜の開発方向性を提案する。また、低温SiO_2膜によりメタル膜の酸化を抑えた結果と、良好なカバレッジ性を示す。
2009-10-22

著者

関連論文

もっと見る

スポンサーリンク