メモリアクセスを伴ったプログラムのFPGA実装に適したハードウェアアーキテクチャ(システムアーキテクチャ,<特集>リコンフィギャラブルシステムとその応用論文)
スポンサーリンク
概要
- 論文の詳細を見る
開発時の仕様や設計の変更,及び,出荷後の変更にも柔軟に対応できるFPGAの組込みシステムへの適用が,その大容量化・高性能化を背景に広まっている.FPGAでは設計の初期段階でも試作を通した実機評価により応用プログラムのハードウェア化の効果を正確に評価できる.ただし,メモリアクセスがある場合,ハードウェアの高速性を最大限引き出すには,応用ごとにバッファとデータプリフェッチ機能を備えたメモリアクセス回路を設計する必要がある.それらのメモリアクセス回路を設計する負荷の削減は試作の更なる迅速化に重要である.本論文では,設計レベルのハードウェアアーキテクチャとして,データ処理部とバッファはreconfigurable,メモリアクセス部はprogrammableなSemi-Programmable Hardware(SPHW)を提案する.SPHWでは,メモリアクセスがロード/ストアユニットのソフトウェアプログラミングによって実現され,処理に最適なバッファがパラメータによって再構成可能レジスタファイル上に構成される.SPHWを使用すれば,プログラムとパラメータという高い抽象度でバッファとデータプリフェッチ機能をもつメモリアクセス回路を設計し得る.従来どおりHDLで専用メモリアクセス回路を設計した場合と比較して,SPHWは開発時間の52〜72%を削減し,試作と評価検討をより迅速に実施できた.更に,メモリレイテンシが隠ぺいできたならば両者の性能差は0.1%以下であり,SPHWによる試作をそのまま採用できることも確認した.
- 2009-12-01
著者
-
山脇 彰
九州工業大学工学部
-
岩根 雅彦
九州工業大学工学部
-
岩根 雅彦
九州工業大学大学院工学研究院
-
山脇 彰
九州工業大学大学院工学研究院
-
岩根 雅彦
九州工業大学大学院工学研究系
-
山脇 彰
九州工業大学大学院工学研究系
関連論文
- セミプログラマブルハードウェアによる画像フィルタ用バッファリング手法の検討(研究速報)
- HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植)
- HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植,組込技術とネットワークに関するワークショップETNET2007)
- チップマルチプロセッサの同期付きキャッシュメモリに対するミスペナルティ隠蔽機構(計算機アーキテクチャ)
- 表示能力と汎用性が高い実ハードウェアを用いたプロセッサ教育支援システム(教育システム,システム開発論文)
- FMMにおける融合型処理とソフトウェア構成
- メモリアクセスを伴ったプログラムのFPGA実装に適したハードウェアアーキテクチャ(システムアーキテクチャ,リコンフィギャラブルシステムとその応用論文)
- 侵入窃盗における窓と鍵に対する3事象の光センサを用いた検知方式
- HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植)
- HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植,組込技術とネットワークに関するワークショップETNET2007)
- 細粒度並列計算機MSBMの開発
- 教育用TCP/IPパケットアナライザの試作
- FPGAによるバリア同期用機能メモリの開発
- FMMのホスト同期機能を用いたタスクの複数並列実行とその性能予測
- FPGAベースオンチップマルチプロセッサにおける同期付きキャッシュメモリの実装と評価
- C_001 プログラマブルなロードストアユニットと演算部が協調する再構成可能プロセッサアーキテクチャ(C分野:ハードウェア)
- 再構成可能コンピューティングのための実環境を考慮した評価用テストベッドRCPII(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- 同期共有変数キャッシュの同期状態を拡張した効果
- 高密度実装クラスタにおける同期・通信処理方式の検討(ARC-8 : 相互結合網I)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- C言語からVHDLへの変換における並列処理(ARC-5 : 並列処理モデル)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- 疑似グローバルクロックを用いた高精度実行時間測定(ARC-3:専用プロセッサと時刻管理)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- 再構成可能プロセッサ486RCPによる再構成可能ハイパープロセッサの予備実験
- 共有変数の同期を考慮したキャッシュ構成とその予備実験
- バス結合共有メモリ型マルチプロセッサにおけるバリア同期機構の評価(システムLSIの設計技術と設計自動化)
- 1チップ再構成可能コンピューティングシステムの開発
- 1チップ再構成可能コンピューティングシステムの開発
- マルチプロセッサにおける共有変数用キャッシュ
- システム指向型情報工学実験における計算機アーキテクチャ教育
- 動的バリア同期管理機構をもった並列計算機MDBM/FMM
- 並列/分散ソフトウェア開発支援環境の構築
- 細粒度マルチプロセッサMSBM
- 細粒度並列処理のためのハイブリッドスケジューリングシステム : スケジューラによるバリア同期管理手法
- RK-004 VGAによる動作可視化機構を備えたプロセッサ教育支援システム(教育工学・福祉工学・マルチメディア応用,査読付き論文)
- C-013 システムLSIの試作に活用できるMIPS-I互換オープンソフトコアプロセッサ(C分野:ハードウェア・アーキテクチャ,一般論文)
- バス結合共有メモリ型マルチプロセッサにおける面状バリア同期機構
- マルチマイクロプロセッサMDBM/FMMの開発
- Beowulfクラスタにおける高精度実行時間測定の検討と評価
- 同期通信用メモリに対する並列化手法と評価
- 同期通信用メモリに対する並列化手法と評価
- マルチプロセッサオンチップにおけるCAMを用いた同期通信用メモリ
- 2D-7 関係データベースを利用した並列化コンパイラの開発
- CAMによる同期通信機構を持ったマルチプロセッサの開発
- CAMを用いた同期機能付き共有レジスタ構成
- 式の分割による並列アルゴリズムESHのスーパースカラ・プロセッサでの評価
- ニューラルネットを用いたエッジ抽出(一般講演-ニューラルネット・解析法・フラクタル-)
- 位相構造を考慮した微小線分特徴の抽出について
- 式の分割による並列化アルゴリズムESHとその評価
- 式の分割による並列化アルゴリズムESH
- 式の自動分割による並列化アルゴリズム
- FMMにおける割込み機能およびその性能予測
- 同期通信用メモリにおけるカウンタとブロッキングの効果
- ある格子結合型並列計算機における数値計算への応用
- FMMにおける動的なグループ構成のためのPU管理
- FMMのバリア同期機能を用いたタスクの複数並列実行とその性能予測