FMMにおける融合型処理とソフトウェア構成
スポンサーリンク
概要
- 論文の詳細を見る
FMM(Flexible Mesh-network Multi-microprocessors)では,PU(Processing Unit)を必要な数ずつ使用することで複数のグループを構成し,それぞれ独立にアプリケーションを実行させることができる.また,それぞれについて,アプリケーションに適した処理方法をMIMD型処理,ホスト制御SPMD(Single Program Multiple Data)型処理,PU制御SPMD型処理,更にMIMD型とPU制御SPMD型の融合型処理から選べル.本稿では,FMMのソフトウェアの全体像を明らかにすると共に,融合型処理について述べる.
- 社団法人情報処理学会の論文
- 1992-09-28
著者
関連論文
- セミプログラマブルハードウェアによる画像フィルタ用バッファリング手法の検討(研究速報)
- HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植)
- HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植,組込技術とネットワークに関するワークショップETNET2007)
- チップマルチプロセッサの同期付きキャッシュメモリに対するミスペナルティ隠蔽機構(計算機アーキテクチャ)
- FMMにおける融合型処理とソフトウェア構成
- メモリアクセスを伴ったプログラムのFPGA実装に適したハードウェアアーキテクチャ(システムアーキテクチャ,リコンフィギャラブルシステムとその応用論文)
- HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植)
- HW/SWコデザインにおける共有アドレス空間を介した統一的なモジュール間インタフェースの実現法(仕様,設計,移植,組込技術とネットワークに関するワークショップETNET2007)
- 細粒度並列計算機MSBMの開発
- 教育用TCP/IPパケットアナライザの試作
- FPGAによるバリア同期用機能メモリの開発
- FMMのホスト同期機能を用いたタスクの複数並列実行とその性能予測
- FPGAベースオンチップマルチプロセッサにおける同期付きキャッシュメモリの実装と評価
- C_001 プログラマブルなロードストアユニットと演算部が協調する再構成可能プロセッサアーキテクチャ(C分野:ハードウェア)
- 再構成可能コンピューティングのための実環境を考慮した評価用テストベッドRCPII(リコンフィギャラブルシステム, リコンフィギャラブルシステム, 一般)
- 同期共有変数キャッシュの同期状態を拡張した効果
- 高密度実装クラスタにおける同期・通信処理方式の検討(ARC-8 : 相互結合網I)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- C言語からVHDLへの変換における並列処理(ARC-5 : 並列処理モデル)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- 疑似グローバルクロックを用いた高精度実行時間測定(ARC-3:専用プロセッサと時刻管理)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- 再構成可能プロセッサ486RCPによる再構成可能ハイパープロセッサの予備実験
- 共有変数の同期を考慮したキャッシュ構成とその予備実験
- バス結合共有メモリ型マルチプロセッサにおけるバリア同期機構の評価(システムLSIの設計技術と設計自動化)
- 1チップ再構成可能コンピューティングシステムの開発
- 1チップ再構成可能コンピューティングシステムの開発
- マルチプロセッサにおける共有変数用キャッシュ
- システム指向型情報工学実験における計算機アーキテクチャ教育
- 動的バリア同期管理機構をもった並列計算機MDBM/FMM
- 並列/分散ソフトウェア開発支援環境の構築
- 細粒度マルチプロセッサMSBM
- 細粒度並列処理のためのハイブリッドスケジューリングシステム : スケジューラによるバリア同期管理手法
- バス結合共有メモリ型マルチプロセッサにおける面状バリア同期機構
- マルチマイクロプロセッサMDBM/FMMの開発
- Beowulfクラスタにおける高精度実行時間測定の検討と評価
- 同期通信用メモリに対する並列化手法と評価
- 同期通信用メモリに対する並列化手法と評価
- マルチプロセッサオンチップにおけるCAMを用いた同期通信用メモリ
- 2D-7 関係データベースを利用した並列化コンパイラの開発
- CAMによる同期通信機構を持ったマルチプロセッサの開発
- CAMを用いた同期機能付き共有レジスタ構成
- 式の分割による並列アルゴリズムESHのスーパースカラ・プロセッサでの評価
- ニューラルネットを用いたエッジ抽出(一般講演-ニューラルネット・解析法・フラクタル-)
- 位相構造を考慮した微小線分特徴の抽出について
- 式の分割による並列化アルゴリズムESHとその評価
- 式の分割による並列化アルゴリズムESH
- 式の自動分割による並列化アルゴリズム
- FMMにおける割込み機能およびその性能予測
- 同期通信用メモリにおけるカウンタとブロッキングの効果
- ある格子結合型並列計算機における数値計算への応用
- FMMにおける動的なグループ構成のためのPU管理
- FMMのバリア同期機能を用いたタスクの複数並列実行とその性能予測