A-3-11 Simulated Annealing法と解空間との適性の評価法

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 2001-08-29

著者

• 藤吉 邦洋

  東京農工大学大学院 工学府 電気電子工学専攻

• 井尻 堅大

  東京農工大学工学部電気電子工学科

関連論文

• アナログIC設計における排他的近接対称配置制約を考慮した配置手法の研究(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
• アナログIC設計における排他的近接対称配置制約を考慮した配置手法の研究(レイアウト,デザインガイア2008-VLSI設計の新しい大地-)
• A-3-4 Sequence-Pairに基づく配置配線同時探索手法(A-3. VLSI設計技術,一般セッション)
• 折れ曲がりと分岐を許容したバスドリブンフロアプラン設計手法の効率化(理論,回路,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• O-Treeを拡張したレクトリニア多角形パッキングの高速化(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 対称配置可能な相対位置関係について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• A-3-20 O-Treeを拡張したレクトリニア多角形パッキング手法の実験比較(A-3.VLSI設計技術,一般講演)
• 空部屋数が極小な方形分割に対応するSequence-Pair(コンピュータ構成要素)
• アナログIC設計における近接対称配置制約を考慮した配置手法(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• アナログIC設計における近接対称配置制約を考慮した配置手法(物理設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• アナログIC設計における対称配置制約を考慮した配置手法(研究速報)
• 折れ曲がりと分岐を許容したバスドリブンフロアプラン設計手法 (フロアプラン)
• 3次元集積回路のためのフロアプラン探索(VLSIの設計/検証/テスト及び一般(デザインガイア))
• A-1-28 矩形面で分割された3Dフロアプランの表現法 : O-Sequence(A-1.回路とシステム,基礎・境界)
• Selected Sequence-Pairのための効率的な隣接解生成手法(情報数学)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 木構造データを用いた直方体パッキング表現手法(信号処理,LSI,及び一般)
• A-3-19 矩形パッキングにおける全探索の効率化(A-3. VLSI設計技術)
• ソフトモジュールを含むフロアプランの最適化手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• Selected Sequence-Pairを用いたレクトリニア多角形パッキングの高速化(VLSIの設計/検証/テスト及び一般配置配線)
• Selected Sequence-Pairを用いたレクトリニア多角形パッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• アナログ集積回路での共通重心に対応した配置手法に関する研究(物理設計,物理設計及び一般)
• 対称配置可能な相対位置関係について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 対称配置可能な相対位置関係について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 3次元集積回路のためのフロアプラン探索(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 3次元集積回路のためのフロアプラン探索(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 3次元集積回路のためのフロアプラン探索(VLSIの設計/検証/テスト及び一般(デザインガイア))
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• 動的再構成可能なシステムのための計算資源割り当てスケジューリング手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
• Selected Sequence-Pairを用いたレクトリニア多角形パッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• Selected Sequence-Pairを用いたレクトリニア多角形パッキングの高速化(VLSIの設計/検証/テスト及び一般 配置配線)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
• Selected Sequence-Pair を用いたレクトリニア多角形パッキングの高速化
• 木構造データを用いた直方体パッキング表現手法(信号処理,LSI,及び一般)
• 木構造データを用いた直方体パッキング表現手法(信号処理,LSI,及び一般)
• L形モジュールを含んだ方形パッキング問題に対する, Sequence-Pairを用いたアルゴリズム
• ソフトモジュールを含む配置問題の一解法
• ソフトモジュールを含む配置問題の一解法
• 2T-4 アナログIC設計におけるダミーセル配置手法の研究(論理・物理設計,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• O-Treeを拡張した、レクトリニア多角形パッキング手法
• O-Treeを拡張した、レクトリニア多角形パッキング手法
• O-Treeを拡張した、レクトリニア多角形パッキング手法
• O-Treeを拡張したL型ブロックパッキング
• O-Treeを拡張したL型ブロックパッキング
• O-Treeを拡張したレクトリニア多角形パッキングの高速化(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• O-Treeを拡張したレクトリニア多角形パッキングの高速化(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• A-3-3 配線長評価の高速化についての改良手法(A-3.VLSI設計技術,一般セッション)
• A-3-3 配線長評価の高速化に関する一手法(A-3.VLSI設計技術,一般セッション)
• A-3-2 熱ばらつきを考慮したモジュール配置手法の改良(A-3.VLSI設計技術,一般セッション)
• A-3-2 オンチップ熱ばらつきを考慮したモジュール配置手法の改良(A-3.VLSI設計技術,一般セッション)
• アナログIC設計における排他的近接対称配置制約を考慮した配置手法の研究(レイアウト,デザインガイア2008-VLSI設計の新しい大地)
• 折れ曲がりと分岐を許容したバスドリブンフロアプラン設計手法の効率化(理論,回路,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• 折れ曲がりと分岐を許容したバスドリブンフロアプラン設計手法の効率化(理論,回路,ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• Sequence-Pairを利用した服飾用コンパクタ
• A-3-10 Sequence-Pairを利用したコンパクタの高速化
• Sequence-pair表現を利用した服飾用自動マーキングシステム
• Sequence-Pair表記された一般構造フロアプランのSimulated Annealing法探索
• アナログIC設計における近接対称配置制約を考慮した配置手法(物理設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• ソフトモジュールを含むフロアプランの最適化手法(システムオンシリコン設計技術並びにこれを活用したVLSI)
• Sequence-Pairを用いたパッキングにおける矩形回転による面積最小化 : 局所的なスライス構造の利用
• Simulated Annealing法探索に適したSequence-Pairによるパッキング解空間
• Sequence-Pairを用いたパッキングにおける矩形回転による面積最小化 : 局所的なスライス構造の利用
• Simulated Annealing法探索に適した Sequence-Pairによるパッキング解空間
• Sequence-PairとFlip操作を用いた、配置・大域配線一括探索手法
• Sequence-PairとFlip操作を用いた、配置・大域配線一括探索手法
• A-3-19 多角形パッキングの探索を指向した配置表現方法(A-3.VLSI設計技術,一般セッション)
• Simulated Annealing法と解空間との適性の評価法
• A-3-11 Simulated Annealing法と解空間との適性の評価法
• Selected Sequence-Pairのための効率的な隣接解生成手法
• Selected Sequence-Pairのための効率的な隣接解生成手法
• 線形時間で配置復元可能なSequence-Pair
• 線形時間で配置復元可能なSequence-Pair
• Sequence-Pairを用いたレクトリニア多角形パッキングの効率化
• Sequence-Pairを用いたレクトリニア多角形パッキングの効率化
• A-3-2 複雑な形状のレクトリニア多角形パッキングの高速化
• A-1-11 自動マーキングシステムの一手法(A-1.回路とシステム,一般セッション)
• 重ね合わされるプリント基板への素子配置手法(物理設計,システム設計及び一般)
• A-3-3 3次元LSIのフロアプラン探索に適した解空間(A-3.VLSI設計技術,一般セッション)
• A-3-2 最小コストフローを用いた,指定長配線の一手法(A-3.VLSI設計技術,一般セッション)
• 三次元LSIのフロアプラン探索に適した解空間(研究速報)
• 矩形分割の3n-4ビット表現の性質を利用した探索手法に関する研究
• アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
• アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究(配置配線,デザインガイア2012-VLSI設計の新しい大地-)
• 分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• A-3-4 フォトダイオードアレイ(PDA)設計問題の一解法(A-3.VLSI設計技術,一般セッション)
• 矩形分割を重ねて得られる図形による3D-LSIフロアプラン表現(計算機システム)
• 分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• 最小コストフローを用いた指定長配線手法(VLSI設計技術とCAD)
• 最小コストフローを用いた,指定長配線の改良手法(物理設計, FPGA応用及び一般)
• 最小コストフローを用いた,指定長配線の改良手法(物理設計, FPGA応用及び一般)
• Simulated Annealing法に基づく自動マーキングシステムの一手法(システムと信号処理及び一般)
• Simulated Annealing法に基づく自動マーキングシステムの一手法(システムと信号処理及び一般)
• Simulated Annealing法に基づく自動マーキングシステムの一手法(システムと信号処理及び一般)
• Simulated Annealing法に基づく自動マーキングシステムの一手法(システムと信号処理及び一般)
• 分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
• アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究
• 三次元LSIのフロアプラン探索に適した解空間

もっと見る 閉じる

スポンサーリンク