加速線源を用いたSRAMソフトエラー評価におけるデバイス内分布
スポンサーリンク
概要
- 論文の詳細を見る
パッケージや配線材質等から入射したα粒子がセルデータを破壊するソフトエラーは、その入射条件に大きく依存することが指摘されている。一般に入射エネルギーが低く、入射角が浅い場合がワーストケースとされ、より多くの発生電荷がノード部分拡散層へ収集される。このことは加速線源を用いたソフトエラー試験において、セルと加速線源の位置にり不均一なFail bit分布を表わす事を示している。われわれは相似型セルと同一周辺回路で構成するSRAMを試作、評価を行ってきた。そして、今回デバイス内の各セルブロック別のFail bitの比較を行い、入射条件の違いによる影響について調査を行った。
- 社団法人電子情報通信学会の論文
- 1995-09-05
著者
-
宮保 徹
富士通株式会社DRAM事業部
-
水谷 和宏
富士通株式会社LSI商品事業本部DRAM事業部
-
松宮 正人
富士通(株)DRAM事業部
-
古賀 徹
富士通(株)DRAM事業部
-
古賀 徹
富士通株式会社
-
松宮 正人
富士通株式会社
-
鵜澤 裕一
富士通株式会社
-
水谷 和宏
富士通株式会社
-
宮保 徹
富士通株式会社
関連論文
- 独立冗長セルアレイ方式を採用した256Mb DRAM
- グランドレベルプリチャージと非昇圧ワード線を用いた1 Gb SDRAMの開発
- グランドレベルプリチャージと非昇圧ワード線を用いた1Gb SDRAMの開発
- レジスター制御型DLLを搭載した256Mb SDRAM
- 高速・低消費電力DRAMのためのビット線をプリチャージしないセンス方式
- 高速・低消費電力DRAMのためのビット線をプリチャージしないセンス方式
- 高速・低消費電力DRAMのためのビット線をプリチャージしないセンス方式
- DRAMのリフレッシュ特性を改善するためのセンス技術
- 256MDRAM用シリンダー型セルの開発
- 500MHzパイプライン動作の1Mb-CMOS-SRAM
- 薄膜a-Siスルーチャネルドーピングを用いたMOSFETの回路性能への影響
- 加速線源を用いたSRAMソフトエラー評価におけるデバイス内分布
- 高抵抗負荷型相似セルを用いたソフトエラー評価