薄膜a-Siスルーチャネルドーピングを用いたMOSFETの回路性能への影響
スポンサーリンク
概要
- 論文の詳細を見る
近年、メモリLSIは大容量化や高速化と共に電源の低電圧化が盛んに進んでいる。特に低電圧動作のためには、しきい値電圧(以下、Vthとする)を制御することが要求される。そのためのプロセスとしてゲート酸化後にチャネルドーピングを行う薄膜a-Siスルーチャネルドーピングが試みられている。このプロセスではVthを低く設定できるが、接合容量の増加が考えられる。そこで今回、従来のプロセスとゲート酸化後にチャネルドーピングを行うプロセスとの相違点を見るため、それぞれのプロセスで造られたリングオシレータ及び、SRAMの周辺回路を実測とシミュレーションで比較、検討を行ったので、その結果を報告する。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
-
宮保 徹
富士通株式会社DRAM事業部
-
水谷 和宏
富士通株式会社LSI商品事業本部DRAM事業部
-
松宮 正人
富士通(株)DRAM事業部
-
中村 俊和
富士通(株)DRAM事業部
-
松宮 正人
富士通株式会社
-
中村 俊和
富士通株式会社
-
鵜澤 裕一
富士通株式会社
-
水谷 和宏
富士通株式会社
-
宮保 徹
富士通株式会社
関連論文
- 独立冗長セルアレイ方式を採用した256Mb DRAM
- グランドレベルプリチャージと非昇圧ワード線を用いた1 Gb SDRAMの開発
- グランドレベルプリチャージと非昇圧ワード線を用いた1Gb SDRAMの開発
- レジスター制御型DLLを搭載した256Mb SDRAM
- 高速・低消費電力DRAMのためのビット線をプリチャージしないセンス方式
- 高速・低消費電力DRAMのためのビット線をプリチャージしないセンス方式
- 高速・低消費電力DRAMのためのビット線をプリチャージしないセンス方式
- DRAMのリフレッシュ特性を改善するためのセンス技術
- 256MDRAM用シリンダー型セルの開発
- 500MHzパイプライン動作の1Mb-CMOS-SRAM
- 薄膜a-Siスルーチャネルドーピングを用いたMOSFETの回路性能への影響
- 加速線源を用いたSRAMソフトエラー評価におけるデバイス内分布
- 高抵抗負荷型相似セルを用いたソフトエラー評価