EBテストシステムにおけるレイアウト辞書を用いたVLSI故障追跡法

概要

論文の詳細を見る
最近の大規模化・高密度化したLSIのテスト効率を高める新しい技術として、CADリンク電子ビームテストシステムが注目されている。このテストシステムでは、CADデータベースのレイアウト、回路接続を示すネットリスト、回路図、及び、実デバイスの配線パターンが相互にリンクされている。しかし、テストの実行に際してCADデータとしてレイアウトデータだけしか入手できない場合がしばしば生じている。一方、ASICのような最近のVLSIでは、INVERTER、NAND、NORのような基本回路をセルとして登録した標準セルライブラリを使用して階層的に設計される場合が多い。そこで、このようなCADレイアウトに含まれる基本セルから故障追跡に必要となる基本回路の機能ならびに入出力配線位置を抽出し、これらを登録したレイアウト辞書を利用して故障追跡することが出来れば、非常に有用であると考えられる。本報告では、CADレイアウトから生成したレイアウト辞書を用いてVLSIの故障を追跡する手法を提案する。
1995-09-05