CADリンクEBテストシステムによるVLSI故障診断の新技法
スポンサーリンク
概要
- 論文の詳細を見る
CADリンクEBテストシステムにおいて、VLSIの故障追跡は従来セルあるいはゲートレベルで行なわれてきたが、1)性能故障に対してはトランジスタレベルでの故障個所の同定が要求され、また、2)CADデータを準備するための時間を極力短縮することが要求されている。本論文では、これらの問題を解決するための新しい技法として、1)トランジスタレベルで自動故障追跡をする手法、2)CADレイアウトから故障追跡に必要な回路情報を逐次抽出しこれを用いて自動故障追跡をする手法について述べている。
- 社団法人電子情報通信学会の論文
- 1995-12-14
著者
関連論文
- EBテスタ観測画像からの知識ベース構築による回路認識
- EBテストシステムにおけるプロービング点自動決定アルゴリズム
- EBテストシステムにおける保護膜付きVLSIの画質改善
- VLSI光学顕微鏡画像からのフラクタル解析による回路ブロック設計手法自動認識の試み
- CADリンクEBテストシステムによるVLSI故障診断の新技法
- EBテストシステムにおけるレイアウト辞書を用いたVLSI故障追跡法
- LSI生産システムにおけるウェーハテスト工程の評価(II)
- LSI生産システムにおけるウェーハテスト工程の評価
- EBテストシステムにおける画像ベースの多重故障対応自動故障診断法
- EB テストシステムにおける画像ベースの自動故障診断法