高速・低電力LSIに向けた動的制御可能な電圧レベル変換器(DCLC)技術とその応用
スポンサーリンク
概要
- 論文の詳細を見る
性能を維持し、動作時消費電力(P_<AT>)および待機時消費電力(P_<ST>)を低減する動的制御可能な電圧レベル変換器(DCLC)技術を開発し、これを0.13μm-CMOS SRAMや逐次桁上げ加算回路(RCA)へ適用した.従来形8ビットRCAのP_<ST>は88.7nWであった.改良形8ビットRCAのP_<ST>は4.03nWで、従来形の4.54%に減少した.一方、クロック周波数100MHzの時、従来形8ビットRCAのP_<AT>は97.4μWであった.改良形8ビットRCAのP_<AT>は63.9μWで、従来形の65.6%に減少した.改良形8ビットRCAのクリティカルパス遅延時間t_Dは0.79n秒で、従来形のt_Dのわずか3.8%増であった.従来形512ビットSRAMのP_<ST>は3.58μWであった.改良形512ビットSRAMのP_<ST>は1.04μWで、従来形の29.1%に減少した.改良形SRAMのアクセス時間は286p秒で、従来形SRAMのアクセス時間(283p秒)に比べ、遅れは1.06%とわずかであった.
- 社団法人電子情報通信学会の論文
- 2001-07-26
著者
-
榎本 忠儀
中央大学大学院理工学研究科情報工学専攻
-
鹿野 裕明
中央大学理工学部情報工学科
-
岡 佳憲
中央大学大学院理工学研究科情報工学専攻
-
鹿野 裕明
中央大学大学院理工学研究科情報工学専攻
-
原田 知親
中央大学大学院理工学研究科情報工学専攻
-
原田 知親
中央大学大学院理工学研究科情報工学
-
榎本 忠儀
中央大学大学院理学部研究科情報工学専攻
関連論文
- 動画像符号化プロセッサの歴史と将来展望(集積回路,エレクトロニクスソサイエティ和文論文誌500号記念論文)
- 動きに追随して探索領域のサイズと方向を適応的に決定する高速サブサンプリング動きベクトル検出アルゴリズム(画像・映像処理,プロセッサ,DSP,画像処理技術及び一般)
- 動作マージンを拡大した低電力・低リーク90-nm CMOS SRAM(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 低消費電力・高速90nm-CMOSクロックドライバ(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 探索窓サイズを動きに追随して適応設定する超高速動きベクトル検出アルゴリズムの開発(映像・画像符号化,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- C-12-6 停止条件を適応的に設定する高速動きベクトル検出アルゴリズムと動きベクトル検出回路への適用(C-12.集積回路B(ディジタル),一般講演)
- ブロックマッチングの停止条件を適応的に設定する高速動きベクトル検出アルゴリズムの開発(無線/画像処理,システムオンシリコン設計技術並びにこれを活用したVLSI)
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前 : パネルディスカッション
- 高速低電力GaAsディレイフリップフロップの設計、試作、評価