カオスを応用した論理回路の組み込み自己テスト

スポンサーリンク

概要

論文の詳細を見る
カオス現象を利用した組み合わせ論理回路の自己組み込みテスト法を提案する。提案する手法は、付加したテスト回路と被テスト回路とでフィードバック系を構成し、このフィードバック系を離散カオス系とすることにより、テスト回路内でランダムパターン発生と出力パターン圧縮を同時に行うものである。本手法ではテスト回路を簡単に構成でき、従来の線形フィードバックシフトレジスタ回路およびシグネチャ回路を用いる手法に比べて、テスト用付加回路面積を大幅に削減することができる。本手法を16ビット2進乗算回路に適用した結果、テスト回路面積を従来の1, 3に低減させることができた。
社団法人電子情報通信学会の論文
1994-11-24

著者

関連論文

もっと見る

スポンサーリンク