シフトチャネルを用いたWSIハイパキューブの構成法
スポンサーリンク
概要
- 論文の詳細を見る
ハイパキューブネットワークの新しいWSI(Wafer Scale Integration)構成法として,プロセッサ(PE)間リンク中のスイッチ素子用FET数の少ない構成法が提案される.これは,PE間通信遅延時間を小さくする目的からなされる.シフトチャネルと基本チャネルと呼ばれる配線を利用することによって目的を達成することができる.この達成は,シフトチャネル内だけにリンクの通過FETが含まれ,基本チャネル内ではFETが含まれない構成としたことに基づいている.基本チャネルは従来の方法による構成とほぼ同様であり,行ネットワークおよび列ネットワークの構成を可能にするトラック数をもつ固定配線である.シフトチャネルは良品PEのみを基本チャネルへ接続するもので,プログラム可能な構造であり,専用に新たに考案したものである.レイアウト構造,シフトチャネル,構成法等を示した後,評価パラメータを導出して,本論文と同一立場の従来の方式と比較評価し,優れた手法であることを示す.
- 社団法人電子情報通信学会の論文
- 1993-12-25
著者
関連論文
- 状態遷移図と組合せ回路部テストを利用した順序回路のテスト生成
- テスト容易化合成による順序回路UIO系列生成時間の短縮化
- 組合せ回路部テストと状態遷移を利用した順序回路のテスト生成
- 状態遷移を利用した順序回路のテスト生成法
- BK-1-1 ミラーインタフェースを用いた遠隔コミュニケーションにおける遅延評価(BK-1. JGN2の研究開発成果と次世代インターネットへの展開,ソサイエティ特別企画,ソサイエティ企画)
- 情報家電間の親和性・競合性に基づく連携動作支援手法(HIP一般(2),顔・ジェスチャの認識・理解)
- 情報家電間の親和性・競合性に基づく連携動作支援手法(HIP一般(2),顔・ジェスチャの認識・理解)
- 粗粒度動的再構成可能デバイスのPE部テストのためのDFT(高信頼アルゴリズム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 粗粒度動的再構成可能デバイスのPE部テストのためのDFT(高信頼アルゴリズム,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 計算機資源の提供・募集が可能な計算機クラスタ(安全性及び一般)
- 計算機資源の提供・募集が可能な計算機クラスタ
- Wormhole方式を基にしたバックトラック可能な耐故障スイッチング(ディペンダブルソフトウェアとネットワーク)
- D-10-12 ゲート内容量を考慮した遅延故障テスト
- SD-2-1 フォールトトレラントシステム研究会の活動と名称変更
- D-10-10 マルチコンテキストFPGAのメモリ部の故障検出
- D-10-9 マルチコンテキストFPGAのコンテキスト選択部の故障検出
- D-10-8 プログラマブルユニットを用いるSOCの欠陥救済設計
- チェックポイント比較方式高信頼計算機クラスタ
- 決定論的遅延故障BISTの最適シード決定法
- 決定論的遅延故障BISTの最適シード決定法
- 決定論的遅延故障BISTの最適シード決定法
- PD-3-5 テストと欠陥回避設計
- 並列計算機のキャッシュ利用チェックポイント取得
- 並列グラフ簡約にもとづく関数プログラムの耐故障性
- D-10-5 相互結合網のトラヒック分散モデルの提案
- FTS2000-21 一般化階層型完全結合網の諸性質
- FTS2000-20 一般化階層型完全結合網のルーティングアルゴリズム
- D-12-118 ミラーインタフェースにおける手形状認識手法の検討(D-12.パターン認識・メディア理解,一般講演)
- 階層型ニューラルネットワークの符号利用によるフォールトトレラント構成
- A-15-27 携帯電話を用いた共有空間映像による遠隔コミュニケーション(A-15.ヒューマン情報処理,一般セッション)
- 移動体環境における誤り回復方式の提案
- 階層型ハイパーキューブ網の耐故障ルーティングアルゴリズム
- 階層型ハイパキューブ相互結合網におけるルーティングアルゴリズム
- D-10-5 相互結合網における新しいデッドロック回復機構
- モバイルネットワーク環境における移動距離を考慮した誤り回復方式の提案
- ハイパキューブの耐故障経路選択算法の耐リンク故障への拡張
- D-10-12 モバイル環境における移動距離に基づく誤り回復方式
- D-6-12 HHC網におけるルーティングアルゴリズムの改良
- モバイルネットワーク環境における誤り回復方式の提案
- マルチプロセッサ型計算機における新しいチェックポイント方式
- ハイパキューブの耐故障経路選択算法の評価
- 次数が一定な階層型完全結合網の提案
- 全到達可能性によるハイパキューブの耐故障経路選択算法
- 階層型完全結合キューブ網
- ハイパキューブ結合網の耐故障経路選択算法
- WWWを利用した個人適応型CAIシステム方式の提案(教育情報の解析と数理モデル/一般)
- ハイパキューブの耐故障経路選択算法の拡張
- 再構成可能な次世代計算機アーキテクチャの基礎検討
- VLSIにおける全数入力テストのための検査点挿入算法
- GAによるパストランジスタ論理回路のテストパターン生成
- フォートトレラント階層型ニュラルネットワークの動的構成
- 階層型ニューラルネットワークのフォールトトレラント学習
- 収束可制御性を用いたパーシャルスキャン FF の選択手法
- インターネット環境でのデータ工学とディペンダビリティ論文小特集の発行にあたって(インターネット環境でのデータ工学とディペンダビリティ論文小特集)
- WSIネットワーク配線の欠陥救済とハイパキューブへの適用
- シフトチャネルを用いたWSIハイパキューブの構成法
- 樹枝状2-レベル組合せ回路の最小2-パタ-ンテスト系列
- ウェ-ハスケ-ルLSI上でのハイパキュ-ブの構成法
- CMOS組合せ回路の開放故障のError Latency
- 仮想共有空間の客観視映像を用いた遠隔講義システムとその評価
- A-15-16 ミラーインタフェースを用いた遠隔講義システムの評価(A-15.ヒューマン情報処理,一般講演)
- A-15-15 ミラーインタフェースを用いた遠隔講義システムの実装(A-15.ヒューマン情報処理,一般講演)
- 客観視を利用した共有空間における指示操作性の評価
- A-15-14 ミラーインタフェースを用いた多地点コミュニケーション方式(A-15.ヒューマン情報処理,一般講演)
- D-12-131 手領域確率分布を用いた素手追跡方法の検討(D-12.パターン認識・メディア理解,一般講演)
- A-15-21 JGNIIにおけるミラーインタフェースを用いた遠隔講義システムの提案(A-15.ヒューマン情報処理,一般講演)
- A-15-20 ミラーインタフェースによる遠隔協調作業と作画指示伝達実験(A-15.ヒューマン情報処理,一般講演)
- D-12-35 ミラーインタフェースにおける手追跡方法の一検討(D-12. パターン認識・メディア理解, 情報・システム2)
- A-16-20 ミラーインタフェースを用いた双方向型インタラクティブコミュニケーションの実現(A-16. マルチメディア・仮想環境基礎, 基礎・境界)
- JGN2を利用したインタラクティブ・コミュニケーションシステムの実現 (研究開発ネットワーク特集) -- (アプリケーション)
- 3次元インタフェースによる実物体とのインタラクション(ヒューマン情報処理及び一般)(ヒューマンコミュニケーショングループ(HCG)大会)
- 2-シャノン展開を用いた遅延故障のロバストテスト可能な組合せ論理回路の合成
- ボルツマンマシンにおけるニューロン内部故障の影響
- FPGAの配線領域に対する欠陥救済
- FPGAの配線領域に対する欠陥救済
- D-10-6 構成データのシフトによる欠陥救済容易なFPGA
- 分散移動システムのためのチェックポイント手法の提案
- 組合せ回路部テストと状態遷移を利用した順序回路のテスト生成
- 三値論理のパーシャルスキャンFF選択への適用
- 出力線付加による順序回路のUIO系列生成とテスト
- 出力線付加による順序回路のUIO系列生成とテスト
- D-10-7 確率的可制御性を用いたパーシャルスキャンFF選択
- D-10-2 ランダム入力による到達可能状態探索とスキャンFF選択
- 到達可能状態を考慮したパーシャルスキャンFF選択手法
- 到達可能状態を考慮したパーシャルスキャンFF選択手法
- 到達可能状態を考慮したパーシャルスキャンFF選択手法
- 到達可能状態計算のための順序回路の確率的モデル
- 有効テストパターン数によるパーシャルスキャンFFの選択手法の評価
- ノイズ注入によるニューラルネットワークのフォールトトレランスと汎化能力の向上
- パストランジスタ回路の開放故障検出テスト
- リアルタイム画像識別におけるスケーラブルアーキテクチャの設計(アーキテクチャ設計1,システムオンシリコンを支える設計技術)
- パーシャルスキャン化順序回路の内部状態到達率
- ボルツマンマシンにおける各種故障の影響
- 遺伝的アルゴリズム並列処理のフォールトトレランス評価
- マルチプロセッサによる遺伝的アルゴリズム処理のフォールトトレランス実験
- 全数入力パリティ検査による論理回路の組込み自己テスト
- A-3-2 マルチFPGAによるリアルタイム画像識別ハードウェアの設計(A-3.VLSI設計技術,一般セッション)
- 一般化階層型完全結合網の諸性質
- 非正面視点からの自己像を利用した対話インタフェースにおける指示容易性評価
- FPGAのためのC-テスト可能な設計の必要性