高速Lempel-Ziv符号化/復号化並列処理アーキテクチャ

概要

論文の詳細を見る
コンピュータ技術の発達に伴い, 情報をいかに効率的に伝送, 蓄積するかが重要な課題となっている. そのためデータ圧縮技術が発達し, さまざまな分野で利用されている. しかし, 大量の情報を扱う場合の各種システムの速度的要求のもとでは, CPU内での圧縮処理では速度的要求を満足することが困難になってきている. そのため, VLSI/ULSI技術を用いた専用ハードウェアによる高速なデータ圧縮法が必要となっている. 本論文では, さまざまな情報に対して有効な符号化法の一つであるLZ77符号化法を高速に実行する並列処理アーキテクチャ-PAHL-Cを提案している. PAHL-Cでは, 符号化で最も計算量を要する最長一致記号系列探索での冗長な計算を削減し, スルーレートを大幅に向上するものである. また, 高位論理合成システムPARTHENONを用いてPAHL-Cの論理設計等を行い, 性能評価している. その結果約20〜25[MByte/s]というスルーレートが得られることがわかった. 更にLZ77復号化並列処理アーキテクチャ-PAHL-Dを提案し, 性能評価している. また, PAHL-C/PAHL-Dが効率的を統合できることを示す.
1997-11-25