等価状態の部分的抽出による大規模順序回路の簡単化
スポンサーリンク
概要
- 論文の詳細を見る
順序回路の簡単化の方法の一つとして、順序回路の等価状態の情報から得られるドントケアをもとに回路を簡単化する方法がある。このアプローチでは、等価状態の抽出に多くの計算量を必要とし、大きな問題点となっていた。そこで、本稿では、大規模な順序回路に適用可能な等価状態の抽出方法を提案する。本手法は、等価状態を全て求めるのではなく、部分的に効率良く求めることにより、従来適用できなかった規模の回路を扱う。等価状態の部分的な抽出は、単一サイクル等価性のみを扱い、さらに調べるべき状態対を絞り込むことにより行う。実験を行ったところ、フリップフロップ数が1500以上のべンチマーク回路に対しても、実用的な時間内で多くの等価状態を抽出することができ、本手法の有効性が示された。
- 社団法人電子情報通信学会の論文
- 1996-12-13
著者
関連論文
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法
- 多相クロックを考慮したマルチサイクルパス解析
- 大規模順序回路に対するマルチサイクルパス解析手法
- 状態変数の動的削除を用いた状態数え上げの効率化
- 等価状態の部分的抽出による大規模順序回路の簡単化
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- LSI電源設計検証のための順序回路の最大動作率解析(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- システムLSI設計のためのタイミング設計CADツール (特集:システムLSI) -- (設計手法)
- 順序回路の状態探索向けBDDの動的変数順序づけ手法
- 遅延最適化のためのファンアウト調整アルゴリズム
- LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- Rectangular Dualに基づくマクロセル配置手法
- 多段論理合成における二段論理式簡単化の一手法
- 順序回路の簡単化について
- 2分決定グラフのための変数順決定アルゴリズムとその評価
- 2分決定グラフを利用したトランスダクション法の改良
- 順序回路の状態探索向けBDDの動的変数順序づけ手法
- 順序回路の状態探索向けBDDの動的変数順序づけ手法
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 多相クロックを考慮したマルチサイクルパス解析
- 大規模順序回路に対するマルチサイクルパス解析手法
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- 論理合成システムにおける遅延時間最適化手法
- Rectangle coveringを用いたタイミング制約生成手法
- Rectangle coveringを用いたタイミング制約生成手法
- Rectangle coveringを用いたタイミング制約生成手法
- 複数クロックを考慮したタイミング制約生成手法
- 複数クロックを考慮したタイミング制約生成手法
- 多段論理回路を対象とした状態割当手法に関する評価と考察
- 1.ハードウェア/ソフトウェア協調設計のコンピュータ支援における問題および方法について (ハードウェア/ソフトウェア・コデザイン)
- Satisfiability Don't Caresを用いた多段論理回路の簡単化
- 論理関数のbi-decompositionを行なうボトムアップアルゴリズムについて
- 論理関数のbi-decompositionを行なうボトムアップアルゴリズムについて
- Sign Definite Condition 専用 Quantifier Elimination における論理式の簡単化 (数式処理 : その研究と目指すもの)
- 非明示的列挙を用いたパタンマッチングについて (機能論理設計, アーキテクチャ設計支援と一般)
- 関数分解を用いたLUT型FPGA用ブーリアンマッチングアルゴリズムについて
- 関数分解を用いたLUT型FPGA用ブーリアンマッチングアルゴリズムについて
- 関数分解を用いたLUT型FPGA用ブーリアンマッチングアルゴリズムについて
- 直交でない関数分解の効率的な列挙手法
- 直交でない関数分解の効率的な列挙手法
- 複数の制約条件を考慮したテクノロジマッピングのアルゴリズムについて
- 複数の制約条件を考慮したテクノロジマッピングのアルゴリズムについて
- 高速な直交分解アルゴリズムと論理合成への応用
- 高速な直交分解アルゴリズムと論理合成への応用
- 高速な直交分解アルゴリズムと論理合成への応用
- テクノロジマッピングにおけるパタンマッチングの高速化について
- テクノロジマッピングにおけるパタンマッチングの高速化について
- テクノロジマッピングにおけるパタンマッチングの高速化について
- 非明示的列挙を用いたパタンマッチングについて (機能論理設計, アーキテクチャ設計支援と一般)
- 論理関数のXOR分解アルゴリズムについて