多段論理回路を対象とした状態割当手法に関する評価と考察
スポンサーリンク
概要
- 論文の詳細を見る
多段論理回路を対象とした状態割り当てにおいては、面積最小化等の目標に対して適当な指標を設定し、それに基づいた評価関数を最適化するような状態割り当てを生成する、という手法が用いられることが多い。この場合、評価指標が、対象としている目標に対してどれだけ妥当なものであるかが重要な問題になる。そこで、今回、論理合成後のリテラル数の最小化を目標とした状態割り当てを対象として、従来手法が用いているものを含めたいくつかの評価関数に対して、評価関数の値と実コストとの相関関係を評価する実験を行なった。その結果、従来手法の評価関数は実コストとの相関が低いこと、また、符号化後に2段論理合成のみを行なった結果のリテラル数を評価関数とすると、計算時間はかかるが実コストに対する相関が高いことがわかった。
- 社団法人電子情報通信学会の論文
- 1996-07-26
著者
関連論文
- 状態変数の動的削除を用いた状態数え上げの効率化
- 等価状態の部分的抽出による大規模順序回路の簡単化
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- 消費電力を考慮したprefix graph合成手法について(システム設計及び一般)
- 消費電力を考慮したprefix graph合成手法について(算術演算回路,システム設計及び一般)
- キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法
- FPGAを対象とした部分積加算回路の合成について(プロセッサ,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- FPGAを対象とした部分積加算回路の合成について(プロセッサ,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- FPGAを対象とした部分積加算回路の合成について(プロセッサ,システムLSIの応用と要素技術,プロセッサ,DSP,画像処理技術及び一般)
- キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法 (リコンフィギャラブルシステム)
- キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法 (コンピュータシステム)
- キャリーチェインを用いたマルチオペランド加算器のFPGA向け低電力合成手法 (VLSI設計技術)
- スイッチング確率を考慮したprefix graph合成手法の改良について(合成及び演算器最適化,システム設計及び一般)
- スイッチング確率を考慮したprefix graph合成手法の改良について(システム設計及び一般)
- Lingのキャリー計算に基づくparallel prefix adder合成について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- Lingのキャリー計算に基づくparallel prefix adder合成について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- Lingのキャリー計算に基づくparallel prefix adder合成について(論理・レイアウト最適化,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- Rectangular Dualに基づくマクロセル配置手法
- 多段論理合成における二段論理式簡単化の一手法
- 順序回路の簡単化について
- 2分決定グラフのための変数順決定アルゴリズムとその評価
- 2分決定グラフを利用したトランスダクション法の改良
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- Parallel prefix adder合成を用いた乗算器の最適化手法について (第20回 回路とシステム軽井沢ワークショップ論文集) -- (演算器設計)
- 動的計画法を用いたparallel prefix adder合成アルゴリズムについて(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 動的計画法を用いたparallel prefix adder合成アルゴリズムについて(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 動的計画法を用いたparallel prefix adder合成アルゴリズムについて(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 動的計画法を用いたparallel prefix adder合成アルゴリズムについて(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- 遅延・面積のトレードオフを考慮した加算器用prefix graphの構成手法について (通信と合成手法)
- 一般化並列カウンタを用いたマルチオペランド加算器合成問題のILPによる定式化 (VLSI設計技術)
- 論理合成システムにおける遅延時間最適化手法
- Prefix graphにおける遅延時間の見積もり手法について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- Prefix graphにおける遅延時間の見積もり手法について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- Prefix graphにおける遅延時間の見積もり手法について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- Prefix graphにおける遅延時間の見積もり手法について(VLSIの設計/検証/テスト及び一般(デザインガイア))
- コンテクストを考慮したparallel prefix adder合成手法(システムLSI設計及び一般)
- コンテクストを考慮したparallel prefix adder合成手法(システムLSI設計及び一般)
- Rectangle coveringを用いたタイミング制約生成手法
- Rectangle coveringを用いたタイミング制約生成手法
- Rectangle coveringを用いたタイミング制約生成手法
- 複数クロックを考慮したタイミング制約生成手法
- 複数クロックを考慮したタイミング制約生成手法
- 多段論理回路を対象とした状態割当手法に関する評価と考察
- 1.ハードウェア/ソフトウェア協調設計のコンピュータ支援における問題および方法について (ハードウェア/ソフトウェア・コデザイン)
- 一般化並列カウンタを用いたマルチオペランド加算器合成問題のILPによる定式化(論理設計,システム設計及び一般)
- Satisfiability Don't Caresを用いた多段論理回路の簡単化