テクノロジマッピングにおけるパタンマッチングの高速化について
スポンサーリンク
概要
- 論文の詳細を見る
本稿ではテクノロジマッピングの主要な問題の一つである.セルのマッチング問題について取り上げる.筆者は以前, 非明示的列挙法を用いてパタンマッチング処理の高速化を行なった.しかし, 大規模なセルライブラリの場合, 考慮すべきセルの数が多く, たとえセル一つあたりのマッチング時間が短縮されたとしても莫大なマッチング時間を要してしまう場合がある.本稿では, セルのパタン相互の関係を考慮して, マッピングそのものが起動される回数を削減することによって全体の処理時間の短縮を図る手法を提案する.具体的には位相同型なパタンに対して一括してマッチングを行なう手法と, パタン相互の包括関係を利用して無駄なマッチングを削減する手法を提案し, 実際のセルライブラリを用いた実験で提案手法の有効性を示す.100セルから数1000セルの規模のライブラリで最大40倍程度の高速化を達成している.
- 一般社団法人電子情報通信学会の論文
- 1998-09-22
著者
関連論文
- 状態変数の動的削除を用いた状態数え上げの効率化
- 等価状態の部分的抽出による大規模順序回路の簡単化
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- 2分決定グラフを用いた推移的閉包計算アルゴリズムと形式的検証への応用
- Boolean Relationからの多段論理回路の合成
- Rectangular Dualに基づくマクロセル配置手法
- 多段論理合成における二段論理式簡単化の一手法
- 大規模回路の多段論理簡単化について
- 順序回路の簡単化について
- 2分決定グラフのための変数順決定アルゴリズムとその評価
- 2分決定グラフを利用したトランスダクション法の改良
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- 論理合成システムにおける遅延時間最適化手法
- 複数クロックを考慮したタイミング制約生成手法
- 複数クロックを考慮したタイミング制約生成手法
- 1.ハードウェア/ソフトウェア協調設計のコンピュータ支援における問題および方法について (ハードウェア/ソフトウェア・コデザイン)
- Satisfiability Don't Caresを用いた多段論理回路の簡単化
- 論理関数のbi-decompositionを行なうボトムアップアルゴリズムについて
- 論理関数のbi-decompositionを行なうボトムアップアルゴリズムについて
- 非明示的列挙を用いたパタンマッチングについて (機能論理設計, アーキテクチャ設計支援と一般)
- 関数分解を用いたLUT型FPGA用ブーリアンマッチングアルゴリズムについて
- 関数分解を用いたLUT型FPGA用ブーリアンマッチングアルゴリズムについて
- 関数分解を用いたLUT型FPGA用ブーリアンマッチングアルゴリズムについて
- 直交でない関数分解の効率的な列挙手法
- 直交でない関数分解の効率的な列挙手法
- 複数の制約条件を考慮したテクノロジマッピングのアルゴリズムについて (デザインガイア'99--システム設計とCAD技術及び一般)
- 複数の制約条件を考慮したテクノロジマッピングのアルゴリズムについて
- 複数の制約条件を考慮したテクノロジマッピングのアルゴリズムについて
- 高速な直交分解アルゴリズムと論理合成への応用
- 高速な直交分解アルゴリズムと論理合成への応用
- 高速な直交分解アルゴリズムと論理合成への応用
- テクノロジマッピングにおけるパタンマッチングの高速化について
- テクノロジマッピングにおけるパタンマッチングの高速化について
- テクノロジマッピングにおけるパタンマッチングの高速化について
- 非明示的列挙を用いたパタンマッチングについて (機能論理設計, アーキテクチャ設計支援と一般)
- 論理関数のXOR分解アルゴリズムについて