樋口 博之 | (株)富士通研究所
スポンサーリンク
概要
関連著者
-
樋口 博之
(株)富士通研究所
-
樋口 博之
(株)富士通研究所cad研究部
-
松永 裕介
九州大学大学院システム情報科学研究院
-
松永 裕介
(株)富士通研究所 CAD 研究部
-
金澤 裕治
(株)富士通研究所
-
金澤 裕治
株式会社富士通研究所itコア研究所cad研究部
-
金澤 裕治
富士通研究所
-
松永 裕介
(株)富士通研究所
-
盛山 修
(株)富士通研究所
-
伊藤 則之
富士通(株)
-
Somenzi Fabio
University of Colorado at Boulder
-
樋口 博之
(株)富士通研究所cad研究部:九州大学大学院システム情報科学府情報工学専攻
-
穴井 宏和
(株)富士通研究所
-
樋口 博之
富士通研究所
-
岩根 秀直
(株)富士通研究所
-
穴井 宏和
鹿大理
-
穴井 宏和
(株)富士通研究所 Itコア研究所
-
穴井 宏和
(株)富士通研究所・九州大学
著作論文
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法
- 多相クロックを考慮したマルチサイクルパス解析
- 大規模順序回路に対するマルチサイクルパス解析手法
- 状態変数の動的削除を用いた状態数え上げの効率化
- 等価状態の部分的抽出による大規模順序回路の簡単化
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- LSI電源設計検証のための順序回路の最大動作率解析(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- システムLSI設計のためのタイミング設計CADツール (特集:システムLSI) -- (設計手法)
- 順序回路の状態探索向けBDDの動的変数順序づけ手法
- 遅延最適化のためのファンアウト調整アルゴリズム
- LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 順序回路の状態探索向けBDDの動的変数順序づけ手法
- 順序回路の状態探索向けBDDの動的変数順序づけ手法
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 多相クロックを考慮したマルチサイクルパス解析
- 大規模順序回路に対するマルチサイクルパス解析手法
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- Sign Definite Condition 専用 Quantifier Elimination における論理式の簡単化 (数式処理 : その研究と目指すもの)