順序回路の状態探索向けBDDの動的変数順序づけ手法
スポンサーリンク
概要
- 論文の詳細を見る
順序回路の状態探索のための二分決定グラフ(BDD)の動的変数順序づけ手法を提案する。従来、BDDを用いた状態探索では、現状態変数とそれに対応する次状態変数の組それぞれをグループ化して扱う方法と現状態変数と次状態変数を完全に独立に扱う方法があった。本手法では、現状態変数と次状態変数の組それぞれについてグループ化するかしないかを動的変数順序づけ実行時に決定することにより、状態探索の性質に応じた変数順序づけを行う。実験結果より、無条件に全ての状態変数の組をグループ化したり非グループ化する方法に比べ、状態探索全体に要する時間を短縮できることが分かった。
- 社団法人電子情報通信学会の論文
- 2000-01-11
著者
関連論文
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般論理合成及び高位合成)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法
- 多相クロックを考慮したマルチサイクルパス解析
- 大規模順序回路に対するマルチサイクルパス解析手法
- 状態変数の動的削除を用いた状態数え上げの効率化
- 等価状態の部分的抽出による大規模順序回路の簡単化
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- LSI電源設計検証のための順序回路の最大動作率解析(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
- LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- システムLSI設計のためのタイミング設計CADツール (特集:システムLSI) -- (設計手法)
- 順序回路の状態探索向けBDDの動的変数順序づけ手法
- 遅延最適化のためのファンアウト調整アルゴリズム
- LSI電源設計検証のための順序回路の最大動作率解析(高速化/低消費電力化I,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
- 順序回路の状態探索向けBDDの動的変数順序づけ手法
- 順序回路の状態探索向けBDDの動的変数順序づけ手法
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 順序回路のタイミング例外パス検出のための実用的方法(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 信号線間の含意関係に着目したフォールスパス検出手法(VLSIの設計/検証/テスト及び一般 論理合成及び高位合成)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 多相クロックを考慮したマルチサイクルパス解析
- 大規模順序回路に対するマルチサイクルパス解析手法
- 不完全指定有限状態機械に対する高速な状態数簡単化アルゴリズム
- Sign Definite Condition 専用 Quantifier Elimination における論理式の簡単化 (数式処理 : その研究と目指すもの)