BAST : BIST Aided Scan Test : テストコスト削減のための新しい手法(テスト圧縮, <小特集>LSIのテスト・診断技術論文)
スポンサーリンク
概要
- 論文の詳細を見る
LSIのテストにおいて, 高い故障検出率を得ることのできるスキャン設計とATPGは広く用いられている. しかし, 設計複雑性の増大は, テストコストの大幅な増大をもたらしている. 我々は, BIST構造を利用した新しいテストコストの削減手法を提案する. 実デバイスを用いた実験結果から, テストデータ量, テスト時間ともに10倍以上の削減効果が得られたことを示す.
- 社団法人電子情報通信学会の論文
- 2005-06-01
著者
-
相京 隆
半導体理工学研究セ
-
相京 隆
株式会社半導体理工学研究センター
-
相京 隆
富士通株式会社 電子デバイス事業本部 Cad開発統括部
-
平出 貴久
(株)富士通研究所
-
江守 道明
富士通(株)
-
江守 道明
富士通株式会社
関連論文
- ゲート内抵抗性オープン欠陥に対する微小遅延故障モデル(欠陥ベーステスト,VLSI設計とテスト及び一般)
- 故障励起関数を利用したオープン故障の診断法(ディペンダブルコンピューティング)
- D-10-16 統計的タイミング情報に基づく適応型テスト(D-10. ディペンダブルコンピューティング,一般セッション)
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- 縮退故障用ATPGを用いた遷移故障の診断用テスト生成法(設計/テスト/検証,設計/テスト/検証)
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討(LSIシステムの実装・モジュール化・インタフェース技術,テスト技術,一般)
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討
- スキャンベースBISTにおけるテストデータ100倍圧縮に関する検討
- 統計的タイミング解析を用いたばらつき考慮テストメソドロジ (ディペンダブルコンピューティング)
- SC-9-3 テスト容易化設計技術の現状と課題
- STARCにおけるLSIの故障診断の先端研究(LSIのテスト・評価技術)
- 事前見積りを利用した電力・ノイズ考慮テスト(インダストリアルセッション,設計/テスト/検証)
- 遷移遅延故障に対する高品質テスト生成手法について(セッション3 : テスト生成, VLSI設計とテスト及び一般)
- BAST : BIST Aided Scan Test : テストコスト削減のための新しい手法(テスト圧縮, LSIのテスト・診断技術論文)
- ATGおよびBIST技術を応用したテストコスト削減の新手法
- LSI故障診断システム
- 統計的タイミング解析を用いたばらつき考慮テストメソドロジ(フィールドテスト・製造ばらつき,VLSI設計とテスト及び一般)