学習型万能ディジタルカオス回路の一設計

スポンサーリンク

概要

論文の詳細を見る
本稿では, 学習型万能ディジタルカオス回路を提案している. 提案回路は, 演算部と遅延部により構成されており回路のリターンマップは, ニューロ・ファジーシステムを用いて構成した演算部において, 教師付き学習により決定される. 提案回路の一例としで学習型一次元万能ディジタルカオス回路をハードウェア記述言語 Verilog-HDLを用いて設計し, 機能検証と論理合成を行った. また, 同回路について, 分岐図とリターンマップに関する計算機シミュレーションと理論解析を行ない, 提案回路の諸特性と, カオス回路としての有効性とを明らかにした. シミュレーションの結果, 提案回路は種々の分岐特性をもったカオスを容易に発生でき, FPGAにより実現可能であるとの見通しを得た.
社団法人電子情報通信学会の論文
1997-01-23

著者

関連論文

もっと見る

スポンサーリンク