マルチコンテキストFPGAにおける構成情報読み込み時間短縮の検討

スポンサーリンク

概要

論文の詳細を見る
FPGA、CPLDなどのプログラム可能なデバイスの技術的発展は目覚しく、計算機システムの分野にも大きなインパクトを与えている。しかし、動的再構成可能なFPGA/CPLDは増えているものの、再構成のための構成情報を読み込むためには、多大な時間が必要になる。本論文では、マルチコンテキストFPGAのコンフイギュレーション時間を短縮するために、構成面の1つに、圧縮された構成情報を伸張する機構を設ける手法を検討する。シミュレーションの結果、圧縮率が高い構成情報の場合複合化回路が外部メモリへのバスクロックの2倍で動けばその効果があらわれることが分かった。
社団法人電子情報通信学会の論文
2001-01-04

著者

関連論文

もっと見る

スポンサーリンク