論理回路設計時の徹底検証及び再合成に関する一考察

スポンサーリンク

概要

論文の詳細を見る
ASIC設計が一般化されてきた昨今,需要が急増してきた.その結果として,設計者不足に悩まされているのが設計の現場の実状であろう.そこで,我々が提案する基礎アルゴリズムは,経験の浅い設計者が論理回路を設計する際に,あたかも専門家の設計と同等な設計を可能にするためのエキスパートシステムへの指針を示すものであると考えられる.このアルゴリズムには2つの主な手法を提案する.そのひとつは設計誤り検証及び論理の再合成を行う"逆方向エキゾスティブ"1).もう一方は再合成された等価回路群の中からベスト回路を選択する"ファジィ選択法"2)である。本稿では,この手法を用いた実験システムを"論理チェッカー"と名付け,EWS上に構築し,その上での実験及びアルゴリズムについて述べる。
一般社団法人情報処理学会の論文
1991-02-25

著者

関連論文

もっと見る

スポンサーリンク