テキスト形式出力からの論理図面自動生成アルゴリズム

スポンサーリンク

概要

論文の詳細を見る
我々は,論理回路設計における回路自動修正機能[論理チェッカー]の研究を行っている.これは,論理回路設計者が設計した論理回路と期待値から,シミュレーション結果が一致し,正常動作する論理回路にゲート置き換えを行い,出力するものである.ここでは,その論理チェッカーの結果出力がテキスト形式で出力されたものをスケマティックな図面を自動的に生成し,画面等に出力するためのアルゴリズムについての研究である.これはゲート位置を自動的に配置し,結線を自動的に配線するものである.配置にはゲートの段位置のレベル付けを行い,予め準備された配置位置に自動配置してゆく.配線は,迷路法を用いて端子間の配線領域に自動配線してゆくものである.
一般社団法人情報処理学会の論文
1990-03-14

著者

関連論文

もっと見る

スポンサーリンク