オンチップマルチプロセッサ用半共有型疑似連想キャッシュ (<特集>並列処理)
スポンサーリンク
概要
- 論文の詳細を見る
プロセス技術の発達により増えた集積度を, 現在のプロセッサは持て余している. そこで, 半導体資源を有効に利用するためにマルチプロセッサを1チップ上に実装することが提案されている. 本論文では, オンチップマルチプロセッサにおけるチップ内のキャッシュメモリの利用効率を上げる手法として, 他のプロセッサのキャッシュを擬似的に自分のwayに見せるpSAS (Pseudo Set Associative and Shared)キャッシュを提案する. pSASキャッシュはキャッシュラインのコピーの数が減るため, 半ば共有キャッシュの状態になり, 実際にキャッシュされるデータの量を増やすことができる. オンチップマルチプロセッサ向けスヌープキャッシュプロトコルである新Keioプロトコルキャッシュに対し, pSASキャッシュは全体で10%, 最大で16%性能が向上し, その効果が確認できた.
- 一般社団法人情報処理学会の論文
- 1999-05-15
著者
-
天野 英晴
慶應義塾大学大学院理工学研究科
-
天野 英晴
慶應義塾大学
-
井上 敬介
(株)ソニーコンピュータサイエンス研究所
-
若林 正樹
慶應義塾大学
-
井上 敬介
慶應義塾大学理工学部
-
木村 克行
慶應義塾大学理工学部
-
若林 正樹
慶應義塾大学理工学部
-
木村 克行
大阪大学工学部
関連論文
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(計算機システム)
- 5K-7 省電力MIPSプロセッサコア評価のための計算機システムのFPGAによる試作(マルチスレッドと省電力,学生セッション,アーキテクチャ)
- FPGAアレイCubeを用いたレーベンシュタイン距離計算の性能評価(応用1)
- グラフィックプロセッサを用いた自己組織化マップの実装と評価(GPU,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- グラフィックプロセッサを用いた自己組織化マップの実装と評価(GPU,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- ClearSpeed製SIMD型マルチコアプロセッサにおける並列アプリケーション実行時間予測手法の検討(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- ClearSpeed製コプロセッサの並列ベンチマークによる性能評価と性能向上手法の提案(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- Cell Broadband Engineを用いたスレッド仮想化環境の提案 (コンピュータシステム)
- メモリ周りに制約を有するMPUにおけるプリフェッチ機能付メモリモジュールの意義(メモリシステム,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- メモリ周りに制約を有するMPUにおけるプリフェッチ機能付メモリモジュールの意義(メモリシステム, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- 動的リコンフィギャラブルデバイスにおける電力分析と低電力化手法の検討(コンピュータシステム)
- ClearSpeed製SIMDプロセッサの通信性能評価(ネットワークオンチップとマルチコア,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- ハイパフォーマンスコアとローパワーコアの組み合わせにおける細粒度動的スリープ制御の実装と評価(組込みシステムプラットフォーム)
- Network-on-Chipにおけるエラー検出・訂正方式に関する研究(ネットワークオンチップとマルチコア,2009年並列/分散/協調処理に関する『仙台』サマー・ワークショップ(SWoPP仙台2009))
- メッセージ頭部の格納場所切替によるメッセージ交換の高速化(ARC-8 : 通信,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- DIMMnet-3ネットワークインタフェースにおけるMPI支援機能(ARC-6:相互結合網,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- DIMMnet-2ネットワークインタフェースコントローラの設計と実装(HPCハードウェア)
- DIMMスロット装着型デバイスDIMMnet-2の改良方針(ARC-7: ネットワークインタフェースとルーティング, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-)
- マルチパスイーサネットにおけるOn/Offリンクアクティベーション法の評価(ネットワーク,クラウド及び一般)
- DIMMスロット搭載型ネットワークインターフェースDIMMnet-1とその低遅延通信機器AOTF
- 動的リコンフィギャラブルデバイスにおける構成情報配送のためのマルチキャスト手法の検討(コンピュータシステム)
- Dua-Vthセルの利用による動的リコンフィギャラブルプロセッサのリーク電力削減の評価(デバイスアーキテクチャ1)
- 動的リコンフィギャラブルプロセッサMuCCRA-3の実機評価(リコンフィギャラブルアーキテクチャ)
- FPGAを用いた汎用生化学シミュレータにおけるハードウェアモジュール自動生成アルゴリズムの実機評価(リコンフィギャラブル応用)
- CFD専用計算機FLOPS-2Dへ向けたUPACS制限関数群モジュール化の検討(リコンフィギャラブル応用)
- FPGAによるUPACSサブルーチンの高速化(リコンフィギャラブル応用)
- 低遅延オンチップネットワークのための予測ルータの評価(組込みシステムプラットフォーム)
- 並列計算機ASCAの要素プロセッサによる近細粒度並列処理
- C言語実装を用いたインタプリタ方式の命令エミュレーション性能の向上(コンピュータシステム)
- 低エネルギーを目的とした大規模リコンフィギャラブルプロセッサアレイSMAの予備評価(リコンフィギャラブルアーキテクチャ,デザインガイア2008-VLSI設計の新しい大地)
- Rearrangeable NoC:配線遅延を考慮した分散ルータアーキテクチャ(Inventive and Creative Architecture特別セッションIII)
- 省電力MIPSプロセッサにおけるOSの試作とシミュレーションによる電力評価(セッション7:資源管理)
- 性能予測モデルの学習と実行時性能最適化機構を有する省電力化スケジューラ(省電力方式)
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価(低消費電力)
- スーパースカラプロセッサにおける細粒度動的スリープ制御の実装と評価(集積回路とアーキテクチャの協創 : どう繋ぐ?どう使う?マルチコア)
- MIPS R3000における細粒度動的スリープ方式の提案(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- MIPS R3000における細粒度動的スリープ方式の提案(低消費電力化技術(1),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- Splitエコー命令によるコードサイズ削減(プロセッサ)
- DIMMnet通信インタフェース用パケット伝送レイヤ
- bDais : DIMMnet-1/InfiniBand間ルータの評価(ARC-9 : 相互結合網II)(2004年並列/分散/協調処理に関する『青森』サマー・ワークショップ(SWoPP青森2004) : 研究会・連続同時開催)
- LAN領域での高性能並列処理に適したネットワークスイッチ用ASIC(システムLSIのための先進アーキテクチャ論文)
- 高性能計算をサポートするネットワークインタフェース用コントローラチップMartini
- RHiNETネットワークインタフェースの性能評価
- PLIを用いたネットワークインタフェースコントローラとホストプログラムの協調シミュレーション
- RHiNETスイッチ : RHiNET-2, 3/SW
- RHiNET/MEMOnetネットワークインタフェース用コントローラチップMartiniの予備評価
- RHINETの概要とMartiniの設計/実装
- RHiNETネットワークインタフェースプロトタイプの性能評価
- 高速性と柔軟性を併せ持つネットワークインタフェース用チップ:Martini
- LASN用10Gbps/port 8x8ネットワークスイッチ:RHiNET-3/SW
- 光インタコネクトを使った高速転送におけるフロー制御手法
- 150回研究会記念特別企画(2)パネル討論 : アーキテクチャ研究の将来
- スレッドレベル並列性を活かす科学技術計算用FPGAシステムの提案(Inventive and Creative Architecture特別セッションIII)
- FPGAを用いた生化学シミュレータにおける反応速度式の類似性に着目した演算パイプライン自動結合アルゴリズム(リコンフィギャラブル応用)
- FPGA上でのシミュレーションに向けた生化学モデルコンパイラの実装(コンピュータシステム)
- FPGAを用いた生化学シミュレータにおける入力ポート制約を考慮した演算パイプラインスケジューリング(応用3)
- 高速アルゴリズムを適用したデータ駆動型確率モデル生化学シミュレータのFPGAへの実装と評価(応用事例,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 生化学シミュレータReCSiPにおける反応速度式共有化(アプリケーション,リコンフィギャラブルシステム,一般)
- FPGAを用いた確率モデル生化学シミュレータ(リコンフィギャラブルシステム)
- FPGAを用いた確率モデル生化学シミュレータ
- ReCSiPボードにおける汎用ホストインターフェイスの実装と評価(リコンフィギャラブルシステム,一般)
- 仮想ハードウェアWASMIIシステム用コンパイラの実装と評価
- 仮想ハードウェアWASMIIのためのデータフローコンパイラの研究
- 低消費電力システムSilent Mega Array(Inventive and Creative Architecture特別セッションI)
- DIMMnet-2における通信ライブラリMPI-2の実現(通信と同期,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- DIMMnet-2における通信ライブラリMPI-2の実現(通信と同期, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006))
- J. L. Hennessy and D. A. Patterson: Computer Architecture: A Quantitative Approach, Morgan Kaufmann (1990)(20世紀の名著名論)
- MTCMOS回路を利用したオンチップ・リークモニタによるランタイム・パワーゲーティング回路の損益分岐点予測 (VLSI設計技術)
- リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの実装(FPGAとその応用及び一般)
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- キャッシュ制御機構を持つスイッチ結合型並列計算機SNAIL-2の評価
- 多重出力可能なMINの命令レベルシミュレータによる評価(EVA-2:並列処理と評価)
- キャッシュ制御用マルチキャストネットワークMINCチップを用いたスイッチ結合型並列計算機SNAIL-2の評価
- スイッチ結合型マルチプロセッサSNAIL-2のデータ転送用ネットワークPBSFの評価
- ExpEtherにおけるRDMA通信のためのソフトウェア環境の構築(ARC-10:クラスタ技術,2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ(SWoPP佐賀2008))
- ExpEtherにおけるRDMA通信機構の実装(メッセージ通信,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- FPGAを用いた生化学シミュレータReCSiPにおけるハードウェアリソース消費に関する考察(FPGAとその応用及び一般)
- FPGAを用いた生化学シミュレータReCSiPにおける数値積分機構の性能改善手法(FPGAとその応用及び一般)
- データ転送網を用いた確率モデル生化学シミュレータのFPGAへの実装の検討(FPGAとその応用及び一般)
- 動的リコンフィギャラブルプロセッサMuCCRAの結合網に関する研究(バス・配線アーキテクチャ,FPGA応用及び一般)
- MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価
- 動的リコンフィギャラブルシステムの最近の動向
- マルチパスイーサネットにおける省電力On/Offリンクアクティベーション法(インターコネクト/MPI通信ライブラリ,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2009))
- SSS型MINに基づくマルチプロセッサSNAIL
- Localメモリを持つ共有メモリ型並列計算機を効果的に使用するための環境EULASH
- ローカルメモリを持つ共有メモリ型並列計算機用OSの設計と実装
- SSS型MINに基づくマルチプロセッサSNAILの実装と評価
- 革新的電源制御による超低消費電力高性能システムLSIの構想(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- 革新的電源制御による超低消費電力高性能システムLSIの構想(低消費電力化技術(2),集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- FPGAを用いた生化学シミュレータ向けSBML処理系の構築(リコンフィギャラブル応用I)
- パワーゲーティングを適用した動的リコンフィギャラブルプロセッサの設計と評価(デバイスアーキテクチャ)
- DIMMスロット搭載型ネットワークインタフェースDIMMnet-1の通信性能評価
- 動的再構成可能プロセッサを用いた組み込み向け複数暗号処理エンジンの実装(セキュリティ・暗号1, 組込技術とネットワークに関するワークショップ)
- 動的リコンフィギャラブルプロセッサを用いたIPsecアクセラレータの設計と実装(アプリケーションI)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- リコンフィギャラブルプロセッサ上でのブロック暗号RC6の実装(FPGAとその応用及び一般)
- AT-2-1 動的リコンフィギャラブルプロセッサMuCCRA(AT-2.リコンフィギュラブルデバイスとCAD技術,パネルセッションチュートリアルセッション,ソサイエティ企画)
- 動的リコンフィギャラブルデバイスにおけるデータバスコンフィギュレーションを用いた構成情報転送時間削減手法の提案
- 反応を伴った圧縮性流体計算によるRHiNET-2の評価(2003年並列/分散/協調処理に関する「松江」サマーワークショップ(SWoPP松江2003))(CPSY-6並列分散ソフトウェア)
- コア温度情報を用いたOSによる細粒度パワーゲーティング制御方式の設計
- エラー検出・再送機能を備えた低消費電力オンチップルータの設計