半導体プロセス技術 : 情報処理技術 : 過去十年そして今後の十年
スポンサーリンク
概要
- 論文の詳細を見る
- 一般社団法人情報処理学会の論文
- 2000-05-15
著者
-
松永 準一
(株)東芝 研究開発センター ULSI研究所
-
小澤 時典
(株)半導体理工学研究センター
-
小林 敏夫
ソニー(株)セミコンダクタネットワークカンパニー
-
小林 敏夫
ソニー(株) 半導体事業グループテクノロジー開発本部
-
松永 準一
(株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
松永 準一
(株)東芝セミコンダクター社メモリ事業部先端メモリ開発センタ
-
小林 敏夫
ソニー(株)コアテクノロジー&ネットワークカンパニーlsi事業開発本部
-
小澤 時典
半導体理工学研究センター
関連論文
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- [招待論文]DAC2003報告 : フィジカルデザイン(プロセス・デバイス・回路・シミュレーション及び一般)
- [招待論文]DAC2003報告 : フィジカルデザイン(プロセス・デバイス・回路シミュレーション及び一般)
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- SOIを用いた0.5V動作CMOSロジックの設計法
- 32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案 : 究極のプレーナーMOSFET(プロセス・デバイス・回路シミュレーション及び一般)
- 32nmノードMOSFETのための非対称Raised Source/Drain Extension構造の提案 : 究極のプレーナーMOSFET(プロセス・デバイス・回路シミュレーション及び一般)
- MONOSメモリのトラップ密度に依存したプログラム特性の解析モデルとMONSメモリへの応用
- 様々なトラップ密度を有するMONOSメモリのトンネル注入に基づくプログラム特性の解析的モデルとMONSメモリの提案
- 4Mbit MONOSメモリーセルアレイにおける狭いVthの分布とセルオペレーションに対する影響
- 半導体プロセス技術 : 情報処理技術 : 過去十年そして今後の十年
- STARCにおけるSoC設計教育支援の現状
- STARCにおけるSoC設計教育支援の現状
- TA-1-1 [オリエンテーション]ギガスケール・システムの設計手法
- LSI設計におけるEDA技術について
- [IEICE Fellow 就任記念講演]LSI設計におけるEDA技術について
- LSI設計におけるEDA技術について(チュートリアル:FPGAはここまで来た!)
- 設計自動化研究会の活動を振返って(2.歴代主査の随想)
- PC-3-3 企業が望むLSI設計教育
- 半導体産業界が期待する電子回路教育