森脇 真一 | (株)半導体理工学研究センター

スポンサーリンク

概要

• 森脇 真一の詳細を見る
• 同名の論文著者
• (株)半導体理工学研究センターの論文著者

関連著者

• 鈴木 利一

  (株)半導体理工学研究センター

• 森脇 真一

  (株)半導体理工学研究センター

• 篠原 尋史

  (株)半導体理工学研究センター

• 宮野 信治

  (株)半導体理工学研究センター

• 桜井 貴康

  東京大学

• 川澄 篤

  株式会社東芝

• 篠原 尋史

  株式会社ルネサステクノロジ

• 山本 安衛

  (株)半導体理工学研究センター

• 川澄 篤

  (株)半導体理工学研究センター

• 篠原 尋史

  (株)半導体理工学研究センター極低電力研究開発部

• 宮野 信治

  (株)東芝セミコンダクター社

• 鈴木 利一

  (株)半導体理工学研究センター極低電力研究開発部

• 森脇 真一

  (株)半導体理工学研究センター極低電力研究開発部

• 川澄 篤

  (株)半導体理工学研究センター極低電力研究開発部

• 宮野 信治

  (株)半導体理工学研究センター極低電力研究開発部

• 桜井 貴康

  東京大学:JST, ERATO

• 宮野 信治

  東芝

• 宮野 信治

  半導体理工学研究センター

• 桜井 貴康

  東大

• 桜井 貴康

  東京大学工学系研究科生産技術研究所

• 川澄 篤

  (株)東芝

もっと見る 閉じる

著作論文

• サスペンディッド・ビットライン読出し方式を用いた0.5V 5.5nsecアクセスタイム バルクCMOS 8T SRAM(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• 非選択カラムのビット線電荷を有効利用するためのチャージコレクタ回路を搭載した13.8pJ/Access/Mbit SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• ビット線振幅量を抑えるチャージシェア階層ビット線方式を用いた0.4V動作SRAM

スポンサーリンク