市野 憲一 | 東京都立大学大学院工学研究科
スポンサーリンク
概要
関連著者
-
岩崎 一彦
東京都立大学大学院工学研究科
-
市野 憲一
東京都立大学
-
市野 憲一
東京都立大学大学院工学研究科
-
福本 聡
東京都立大学大学院工学研究科
-
新井 雅之
東京都立大学大学院工学研究科
-
新井 雅之
首都大学東京システムデザイン学部
-
渡辺 康一
東京都立大学大学院工学研究科電気工学専攻
-
浅川 毅
東海大学
-
浅川 毅
東京都立大学工学研究科電気工学専攻
-
梶原 誠司
九州工業大学:jst Crest
-
梶原 誠司
九州工業大学
-
梶原 誠司
九州工業大学情報工学部電子情報工学科
-
斎藤 貴之
東京都立大学工学研究科電気工学専攻
-
黒川 晴申
首都大学東京大学院システムデザイン研究科
-
山形 優輝
東京都立大学大学院工学研究科電気工学専攻
-
黒川 晴申
東京都立大学大学院工学研究科
-
藤本 博昭
東京都立大学大学院工学研究科
-
佐藤 正幸
イノテック株式会社
-
板橋 浩行
イノテック株式会社
-
村井 崇
イノテック株式会社
-
大塚 信行
イノテック株式会社
-
佐藤 正幸
東京都立大学大学院工学研究科:ジェネシス・テクノロジー株式会社
-
板橋 裕行
イノテック株式会社
-
一ノ関 陽介
東京都立大学大学院工学研究科電気工学専攻
-
金本 直之
東京都立大学大学院工学研究科電気工学専攻
-
金本 直之
東京都立大学大学院工学研究科
-
佐藤 正幸
エイシンシステム(株)
著作論文
- D-10-7 SRAM を用いた可変論理セルで構成したメモリテスタの実装
- 部分ローテート型スキャン回路のテスタIPへの応用
- D-10-3 BAST方式のプロセッサ回路への適用に関する考察(D-10. ディペンダブルコンピューティング)
- LFSRを用いた擬似ランダムパターン発生器の初期値選択手順
- LFSRを用いた擬似ランダムパターン発生器の初期値選択手順
- LFSRを用いた擬似ランダムパターン発生器の初期値選択手順
- 部分ローテート型スキャン方式のプロセッサ回路への応用
- BIST指向n検出TPGの提案
- BIST指向 n検出 TPGの提案
- BIST指向n検出TPGの提案
- TCP/IP処理用回路の設計とFPGAによる実装
- D-10-4 BIST用LFSRにおける多項式と初期値に関する考察
- D-10-7 BIST指向n検出テストパターンの圧縮法
- スキャンBISTに対する初期値とフェーズシフタの選択手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- スキャンBISTに対する初期値とフェーズシフタの選択手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 個々のテストベクトルが検出できる縮退故障数の分布について