A Dynamically Reconfigurable FPGA-Based Pattern Matching Hardware for Subclasses of Regular Expressions
スポンサーリンク
概要
- 論文の詳細を見る
In this paper, we propose a novel architecture for large-scale regular expression matching, called dynamically reconfigurable bit-parallel NFA architecture (Dynamic BP-NFA), which allows dynamic loading of regular expressions on-the-fly as well as efficient pattern matching for fast data streams. This is the first dynamically reconfigurable hardware with guaranteed performance for the class of extended patterns, which is a subclass of regular expressions consisting of union of characters and its repeat. This class allows operators such as character classes, gaps, optional characters, and bounded and unbounded repeats of character classes. The key to our architecture is the use of bit-parallel pattern matching approach, in which the information of an input non-deterministic finite automaton (NFA) is first compactly encoded in bit-masks stored in a collection of registers and block RAMs. Then, the NFA is efficiently simulated by a fixed circuitry using bitwise Boolean and arithmetic operations consuming one input character per clock regardless of the actual contents of an input text. Experimental results showed that our hardwares for both string and extended patterns were comparable to previous dynamically reconfigurable hardwares in their performances.
- Institute of Electronics, Information and Communication Engineersの論文
著者
-
Arimura Hiroki
Graduate School Of Information Science And Technology Hokkaido University
-
Minato Shin-ichi
Graduate School Of Information Science And Technology Hokkaido University
-
Miyanaga Yoshikazu
Graduate School Of Engineering Hokkaido University
-
KANETA Yusaku
Graduate School of Information Science and Technology, Hokkaido University
-
YOSHIZAWA Shingo
Department of Electrical and Electronic Engineering, Kitami Institute of Technology
関連論文
- ベイジアンネットワークと離散構造処理系(ベイジアンネットワークの最先端)
- D-1-7 並列ビット分配にもとづいた効率的な正規表現照合アルゴリズム(D-1.コンピュテーション,一般セッション)
- 非巡回正規表現に対する効率的なパターン照合
- eラーニングと遠隔FPGAの連携による異分野共同研究環境の開発(ネットワーク,FPGA応用及び一般)
- 命題論理に基づく確率モデルのための二部決定グラフと順序符号化を用いた効率的なEMアルゴリズム(一般講演(構造学習・ベイジアンネット・確率推論),機械学習とその応用)
- 3ZP-5 ZDDを用いた立体ペントミノパズルの解の列挙(情報爆発時代におけるデータマイニング・アルゴリズム,学生セッション,「情報爆発」時代に向けた新IT基盤技術,情報処理学会創立50周年記念(第72回)全国大会)
- 効率良い正規表現照合のための並列ビット分配にもとづいたハードウェア指向アルゴリズム(アプリケーション2,FPGA応用及び一般)
- A-20-12 Data Frame Format for OFDM System with Variable FFT Point of Data
- Robust Speech Spectra Restoration against Unspecific Noise Conditions for Pitch Detection
- F-024 ベイジアンネットワークを表現するZDDからの高速計算プログラムの自動生成とその評価(F分野:人工知能・ゲーム,一般論文)
- ベイジアンネットワークを表現するZDDからの高速計算プログラムの自動生成 (特集 「知識発見の生命科学への応用」および一般)
- D-009 ZDDを用いた頻出パタン演算によるWebテキストデータからの知識発見とその評価(D分野:データベース,一般論文)
- ZDD によるパスの列挙 (計算機科学とアルゴリズムの数理的基礎とその応用)
- Symmetric item set mining method using zero-suppressed BDDs and application to biological data (論文特集:データマイニングと統計数理)
- A-20-9 A Study of Phase and Distance Histogram Compensation for OFDM Blind Modulation Detection in Adaptive OFDM Communication
- Performance evaluation of quasi-cyclic LDPC codes for IEEE802.11n based MIMO-OFDM systems (スマートインフォメディアシステム)
- ZDDを用いたパスの列挙とその性能評価
- Tunable Wordlength Architecture for a Low Power Wireless OFDM Demodulator(VLSI Design Technology and CAD)
- VLSI Implementation of a Complete Pipeline MMSE Detector for a 4 × 4 MIMO-OFDM Receiver
- A Flexible Architecture for Digital Signal Processing(VLSI System)
- Noise-Robust Speech Analysis Using Running Spectrum Filtering(Speech and Hearing)
- πDD:順列集合を演算処理する二分決定グラフ
- 劣モジュラ性を用いた特徴集合列挙(離散系と機械学習,テキスト・Webマイニング,一般)
- 逆順の系列集合を表すSeqBDDの構築
- Hardness Results on Local Multiple Alignment of Biological Sequences
- Cepstral Amplitude Range Normalization for Noise Robust Speech Recognition(Speech and Hearing)
- Acoustic Analysis of Vocal Tract Using Auto-Mesh Generation of Finite Element Modeling(Digital Signal Processing)
- High-Speed Finite Element Computation in 3-D Acoustical Analysis of Vocal Tract
- Frequent closed item set mining based on zero-suppressed BDDs (論文特集:データマイニングと統計数理)
- VLSI Implementation of a Scalable Pipeline MMSE MIMO Detector for a 4 x 4 MIMO-OFDM Receiver
- W-04 NEXUS-the Next Generation e-Learning System-and FPGA Hardware Design Platform(International Session)
- AI-1-5 大規模な離散構造データを扱うためのGPU利用法の検討(AI-1.GPUを用いた高速化技術とそのVLSI設計への応用,依頼シンポジウム,ソサイエティ企画)
- BS-1-2 順列集合を操作する効率的なデータ構造とアルゴリズムの研究について(BS-1. 学生による研究室交流会,シンポジウムセッション)
- BS-1-2 順列集合を操作する効率的なデータ構造とアルゴリズムの研究について(BS-1. 学生による研究室交流会,シンポジウムセッション)
- Performance and Complexity of MIMO Detectors for Advanced Wireless Communications Systems
- ERATO湊離散構造処理系プロジェクトの概要とシステム設計分野の研究について(FPGA応用)
- 東日本大震災での短縮URLによるサーバ負荷分散とアクセス分析(IPv6ネットワーク,フォトニックネットワーク,新世代・次世代ネットワーク及び一般)
- 高速なパスの列挙アルゴリズムを用いたネットワークの信頼性評価(IPv6ネットワーク,フォトニックネットワーク,新世代・次世代ネットワーク及び一般)
- ERATO湊離散構造処理系プロジェクトの概要と最近の研究状況について(IPv6ネットワーク,フォトニックネットワーク,新世代・次世代ネットワーク及び一般)
- Hardness Results on Local Multiple Alignment of Biological Sequences
- 写像枝を用いた系列二分決定グラフ (Theoretical Foundations of Computing)
- ベイジアンネットワークとZDDに関する最近の研究状況について (特集 「ベイジアンネットワークとその応用」および一般)
- Connectivity Modeling Analysis in Flight-Path Based Aviation Ad Hoc Networks
- 招待講演 フロンティア法 : BDD/ZDDを用いた高速なグラフ列挙索引化の技法 (情報ネットワーク)
- 最先端の開拓者たち 湊真一氏 北海道大学大学院 情報科学研究科 教授 世界的権威が認めた超高速アルゴリズム 電力危機に挑む
- 5.ZDDを用いた新たな列挙手法(広がる列挙の技術-列挙による問題解決アプローチ-)
- DK-2-3 フロンティア法の電力網構成制御への応用(DK-2.第3回ERATO湊離散構造処理系シンポジウム-グラフ列挙索引化アルゴリズムの新展開-,ソサイエティ特別企画,ソサイエティ企画)
- DK-2-3 フロンティア法の電力網構成制御への応用(DK-2.第3回ERATO湊離散構造処理系シンポジウム-グラフ列挙索引化アルゴリズムの新展開-,ソサイエティ特別企画,ソサイエティ企画)
- BDD/ZDDの技法と離散構造処理系(離散構造処理系-知能情報処理を支えるアルゴリズムの技法)
- DK-2-2 フロンティア法の種々のリンクパズル問題への応用(DK-2.第3回ERATO湊離散構造処理系シンポジウム-グラフ列挙索引化アルゴリズムの新展開-,ソサイエティ特別企画,ソサイエティ企画)
- DK-2-1 フロンティア法 : ZDDを用いた極めて高速なグラフ列挙索引化アルゴリズム(DK-2.第3回ERATO湊離散構造処理系シンポジウム-グラフ列挙索引化アルゴリズムの新展開-,ソサイエティ特別企画,ソサイエティ企画)
- DK-2-2 フロンティア法の種々のリンクパズル問題への応用(DK-2.第3回ERATO湊離散構造処理系シンポジウム-グラフ列挙索引化アルゴリズムの新展開-,ソサイエティ特別企画,ソサイエティ企画)
- DK-2-1 フロンティア法 : ZDDを用いた極めて高速なグラフ列挙索引化アルゴリズム(DK-2.第3回ERATO湊離散構造処理系シンポジウム-グラフ列挙索引化アルゴリズムの新展開-,ソサイエティ特別企画,ソサイエティ企画)
- DS-1-13 πDDのConjugacy Class計算への適用とその性能評価(DS-1.COMP学生シンポジウム,シンポジウムセッション)
- New Error Resilience Technique Using Adaptive FMO and Intra Refresh for H.264 Video Transmission
- Counterexamples to the long-standing conjecture on the complexity of BDD binary operations
- DS-1-14 πDDの順列集合演算を用いたパンケーキ整列問題の解析法(DS-1.COMP学生シンポジウム,シンポジウムセッション)
- Design of Area- and Power-Efficient Pipeline FFT Processors for 8x8 MIMO-OFDM Systems
- Development and Outdoor Evaluation of an Experimental Platform in an 80-MHz Bandwidth 2×2 MIMO-OFDM System in 5.2-GHz Band
- A Noise-Robust Continuous Speech Recognition System Using Block-Based Dynamic Range Adjustment
- グラフ列挙索引化技法の種々の問題への適用 (特集 BDD/ZDDを用いた新しい列挙索引化技法(フロンティア法)とその応用)
- BDD/ZDDを用いたグラフ列挙索引化技法 (特集 BDD/ZDDを用いた新しい列挙索引化技法(フロンティア法)とその応用)
- 特別招待講演 ERATO湊離散構造処理系プロジェクトの概要と今後の展望について (通信方式)
- A Dynamically Reconfigurable FPGA-Based Pattern Matching Hardware for Subclasses of Regular Expressions
- 再帰的仕様記述を用いた組合せ列挙ZDDの効率的な構築手法 (VLSI設計技術)
- A Dynamically Reconfigurable FPGA-Based Pattern Matching Hardware for Subclasses of Regular Expressions
- フロンティア法による電力網構成制御(BDD/ZDDを用いた新しい列挙索引化技法(フロンティア法)とその応用)
- 種々のリンクパズルへの応用(BDD/ZDDを用いた新しい列挙索引化技法(フロンティア法)とその応用)
- グラフ列挙索引化技法の種々の問題への適用(BDD/ZDDを用いた新しい列挙索引化技法(フロンティア法)とその応用)
- BDD/ZDDを用いたグラフ列挙索引化技法(BDD/ZDDを用いた新しい列挙索引化技法(フロンティア法)とその応用)
- 特集にあたって(BDD/ZDDを用いた新しい列挙索引化技法(フロンティア法)とその応用)
- On Tackling Flash Crowds with URL Shorteners and Examining User Behavior after Great East Japan Earthquake
- 順列二分決定グラフを用いたパターン回避順列の列挙索引化
- 最小完全ハッシュ関数を用いたグリッドグラフ上の効率的なパス数え上げ
- A Low Power Tone Recognition for Automatic Tonal Speech Recognizer
- Low-Power Dynamic MIMO Detection for a 4×4 MIMO-OFDM Receiver
- A VLSI Design of a Tomlinson-Harashima Precoder for MU-MIMO Systems Using Arrayed Pipelined Processing
- A Robust Speech Communication into Smart Info-Media System
- Efficiency Improvement in Dynamic Time Warping Algorithms for Isolated Word Recognition