TLMuを用いた組込みマルチコアのシミュレーション(システムレベル設計技術,組込み技術とネットワークに関するワークショップETNET2013)
スポンサーリンク
概要
- 論文の詳細を見る
本研究では複雑化したマルチコアSoCに対応したシミュレーション環境を構築した。CPU部にCPUエミュレータであるQEMUを加工したTLMuを、その他のハードウェアにSystemCを用いることで、システムの詳細なモデリングができるソフトウェアシミュレーションを可能にしている。実験では9コアのSoCシミュレーション環境を構築し、その上でJPEG変換プログラムのパイプライン処理をシミュレーションした。これにより、構築したシミュレーション環境の動作確認と性能評価を行った。
- 2013-03-06
著者
-
冨山 宏之
名古屋大学大学院情報科学研究科
-
冨山 宏之
九州大学大学院システム情報科学研究科
-
冨山 宏之
名古屋大学
-
冨山 宏之
財団法人九州システム情報技術研究所
-
富山 宏之
九州大学大学院システム情報科学研究科
-
谷口 一徹
立命館大学理工学部電子情報デザイン学科
-
谷口 一徹
立命館大学
-
冨山 宏之
立命館大学
-
稗田 拓路
立命館大学
-
紅林 修斗
立命館大学
関連論文
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 組込みシステムのタスク内DVFSのための実行トレースマイニング(コンパイラ,システムオンシリコンを支える設計技術)
- タスク優先度を考慮した時間保護スケジューリングアルゴリズム(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- A scratch-pad memory management framework for embedded real-time systems (VLSI設計技術)
- AS-1-3 システムレベル設計環境System Builderを用いたAES暗号化システムの設計事例(AS-1.高位設計・検証,シンポジウムセッション)
- プリエンプティブなマルチタスク環境におけるスクラッチパッドメモリ領域分割法(組込みシステム技術)
- マルチタスク環境におけるスクラッチパッドメモリ領域活用法(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- 関数レベル並列性を活用した動作記述分割手法(セキュリティ・その他,組込技術とネットワークに関するワークショップETNET2008)
- AS-1-2 入力プログラムと中間表現の実行に基づく高位合成システムのテスト(AS-1.高位設計・検証,シンポジウムセッション)
- AT-1-2 動作合成の動向 : 基礎研究から実用へ(AT-1.高位設計の最近の動向,チュートリアルセッション,ソサイエティ企画)
- 車載センサのネットワーク化を実現するハードウェアの提案と評価(通信,組込技術とネットワークに関するワークショップETNET2008)
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- マルチプロセッサRTOS対応シミュレーション環境の機能拡張と効率化(マルチコア・マルチプロセッサ,組込技術とネットワークに関するワークショップETNET2008)
- 動的電圧制御システムにおける評価戦略選択に基づく高効率消費エネルギー関数型プログラミング
- プリエンプティブなマルチタスク環境におけるスクラッチパッドメモリ領域分割法(組込みシステム技術)
- リアルタイムアプリケーション統合のための柔軟なスケジューリングフレームワーク
- タスク優先度を考慮した時間保護スケジューリングアルゴリズム(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- タスク優先度を考慮した時間保護スケジューリングアルゴリズム(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- タスク優先度を考慮した時間保護スケジューリングアルゴリズム(タスクスケジューリング,組込技術とネットワークに関するワークショップETNET2008)
- AndroidプラットフォームにおけるDalvikバイトコードのCPU負荷量の解析
- AndroidプラットフォームにおけるDalvikバイトコードのCPU負荷量の解析
- AndroidプラットフォームにおけるDalvikバイトコードのCPU負荷量の解析
- AndroidプラットフォームにおけるDalvikバイトコードのCPU負荷量の解析
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- MIPSアセンブリを中間表現とする高位合成システムの実装
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- CPUと密に結合したコプロセッサによるハードウェア/ソフトェア協調設計
- 実行トレースマイニングを用いたタスク内DVFSに有効なチェックポイント抽出手法
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- 高位合成システムCCAPのAMPマルチコアシステム設計のための拡張(高位合成,FPGA応用及び一般)
- マルチタスク環境におけるスクラッチパッドメモリ領域活用法(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- マルチタスク環境におけるスクラッチパッドメモリ領域活用法(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- マルチタスク環境におけるスクラッチパッドメモリ領域活用法(組込システム,組込技術とネットワークに関するワークショップETNET2008)
- ハードウェア/ソフトウェア・コデザインのためのソフトコア・プロセッサの検討
- 特定用途向け集積システム最適化手法
- システム・オン・シリコン時代の特定用途向けシステム設計手法
- 車載センサのネットワーク化を実現するハードウェアの提案と評価(通信,組込技術とネットワークに関するワークショップETNET2008)
- 車載センサのネットワーク化を実現するハードウェアの提案と評価(通信,組込技術とネットワークに関するワークショップETNET2008)
- 車載センサのネットワーク化を実現するハードウェアの提案と評価(通信,組込技術とネットワークに関するワークショップETNET2008)
- 組込みシステムにおける低消費エネルギー志向の効率的なスラック時間の導出
- 設計空間探索におけるハードウェア共有用通信の自動合成
- 設計空間探索におけるハードウェア共有用通信の自動合成
- OS レベルのプロファイリング情報を用いた携帯端末アプリケーションの消費電力モデリング
- 組込みリアルタイムシステムにおけるスクラッチパッドメモリ管理技術
- 関数レベル並列性を活用した動作記述分割手法(セキュリティ・その他,組込技術とネットワークに関するワークショップETNET2008)
- 関数レベル並列性を活用した動作記述分割手法(セキュリティ・その他,組込技術とネットワークに関するワークショップETNET2008)
- 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- 細粒度電源管理に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法(プロセッサ設計,デザインガイア2010-VLSI設計の新しい大地-)
- 組み込みシステムの低消費エネルギー化を目的としたデータ語長最適化手法
- 遅延時間の不確定性を考慮した高位合成のバインディング手法
- 組み込みシステムの低消費エネルギー化を目的としたデータ語長最適化手法
- 遅延時間の不確定性を考慮した高位合成のバインディング手法
- 組み込みシステムの低消費エネルギー化を目的としたデータ語長最適化手法
- 遅延時間の不確定性を考慮した高位合成のバインディング手法
- 関数レベル並列性を活用した動作記述分割手法(セキュリティ・その他,組込技術とネットワークに関するワークショップETNET2008)
- システムレベル設計環境SystemBuilderを用いたMPEG4デコーダの設計事例(システムオンシリコン設計技術並びにこれを活用したVLSI)
- マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法 (VLSI設計技術)
- 分枝限定法に基づく組込み向けVLIW型プロセッサのアーキテクチャ探索手法 (VLSI設計技術)
- マルチプロセッサ対応システムレベル設計環境SystemBuilder-MP
- オープンソース組込みシステム向けシミュレータのマルチプロセッサ拡張
- バス調停の遅延時間見積もりのための確率的数学モデル
- バス調停の遅延時間見積もりのための確率的数学モデル
- 消費エネルギーを意識した可逆圧縮データ受信
- 消費エネルギーを意識した可逆圧縮データ受信
- マルチプロセッサ対応システムレベル設計環境SystemBuilder-MP(ソフトウェアシステム)
- Preemptive hardware multitasking on dynamically partially reconfigurable FPGAs: hardware and reconfiguration layers (リコンフィギャラブルシステム)
- 実行トレースを用いた組込みシステムにおけるタスク内DVFSのためのチェックポイント抽出
- 組込みシステム向けメニーコア用OpenCL環境
- QEMUとSystemCを用いたNoC向け仮想プラットフォームの開発
- QEMUとSystemCを用いたNoC向け仮想プラットフォームの開発
- 組込みシステム向けメニーコア用OpenCL環境
- マルチプロセッサ対応システムレベル設計環境SystemBuilderを用いたFPGA向け設計事例(設計フレームワーク)
- ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
- アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
- ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
- アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
- ソフトウェアと再リンク可能なハードウェアの高位合成(高位合成と演算応用,FPGA応用及び一般)
- アセンブリコードを中間表現とする高位合成における関数の併合(高位合成と演算応用,FPGA応用及び一般)
- SMYLE OpenCLにおける組込み関数の開発と評価
- SMYLE OpenCLにおける組込み関数の開発と評価
- 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法
- 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法
- SMYLE OpenCLデバイスにおける並列プログラミングモデルの実現と評価
- QEMUとsystemCを用いたNoC向け仮想プラットフォームの開発(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- QEMUとsystemCを用いたNoC向け仮想プラットフォームの開発(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- 組込みシステム向けメニーコア用OpenCL環境(設計環境,組込み技術とネットワークに関するワークショップETNET2012)
- 組込みシステムのアーキテクチャ探索における性能ボトルネック解析(システム設計技術(1),デザインガイア2012-VLSI設計の新しい大地-)
- 組込みシステムのアーキテクチャ探索における性能ボトルネック解析(システム設計技術(1),デザインガイア2012-VLSI設計の新しい大地-)
- クロック周波数向上のための動作合成におけるコントローラ設計手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-)
- クロック周波数向上のための動作合成におけるコントローラ設計手法(動作合成(2),デザインガイア2012-VLSI設計の新しい大地-)
- 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)
- TLMUを用いた組込みマルチコアのシミュレーション(システムレベル設計技術,組込み技術とネットワークに関するワークショップETNET2013)
- 細粒度電源管理を考慮した基本ブロックレベル消費エネルギー推定手法(低電力化・高信頼化,組込み技術とネットワークに関するワークショップETNET2013)
- TLMuを用いた組込みマルチコアのシミュレーション(システムレベル設計技術,組込み技術とネットワークに関するワークショップETNET2013)