高速リアルタイムデータ収集用ネットワークレコーダの開発(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2011)
スポンサーリンク
概要
- 論文の詳細を見る
ボード当たり1本の10Gbitイーサのロスレスレコードを行えるネットワークトラフイックレコーダをFPGAを用いて開発した.より高速なSSDの適用,SSD RAIDシステムの適用,及び複数ボードの利用により,数十Gbpsのロスレスレコードも可能である.大規模物理学実験などの大量のリアルタイムデータ収集用としも活用できる.レコーダは, FPGA 内で情報フィルタリングやデータべース検索の回路と組み合わせて用いる応用も期待できる.
- 2011-03-11
著者
-
戸田 賢二
産総研情報技術研究部門
-
関山 守
産総研情報技術研究部門
-
戸田 賢二
産業技術総合研究所情報技術研究部門
-
戸田 賢二
(独)産業技術総合研究所
-
戸田 賢二
電子技術総合研究所所
-
関山 守
(独)産業技術総合研究所
関連論文
- 超高速ネットワーク対応URLフィルタリング装置の開発 (ディペンダブルコンピューティング)
- ソフトコアを用いた組込システム開発環境(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 部分再構成システムにおけるAES-GCMを用いたビットストリームの秘匿と認証(応用1)
- 超高精細映像に対応したバーサタイルメディアプロセッサ : スケーラブルな並列映像オーバレイエンジン(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 超高精細映像に対応したバーサタイルメディアプロセッサ--スケーラブルな並列映像オーバレイエンジン (コンシューマエレクトロニクス)
- 複数のオーバレイフレームを自在に制御できるバーサタイルメディアプロセッサ : マルチディスプレイやコンテンツセキュリティにも対応(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- FPGAを用いたコンテンツ保護システムの設計と開発(ソフトウェア・著作権保護,情報システムを支えるコンピュータセキュリティ技術の再考)
- 組込用リアルタイムプロセッサ開発計画(プロセッサ)
- リアルタイムイーサネットとその予備的評価(ネットワーク)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 任意の画像を任意の位置に重畳表示することで大きさ理解を促進する簡易3次元表示方式
- 大きさを実感できる写真表示方式
- 超高速ネットワーク対応URLフィルタリング装置の開発(ディペンダブルシステム,組込み技術とネットワークに関するワークショップ ETNET2010)
- 高速かつ軽量な可変データ長対応のCRC回路構成手法(組み込みシステムアーキテクチャ)
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- ソフトコアを用いた組込システム開発環境(ソフトコア・ハードウェア化, 組込技術とネットワークに関するワークショップ)
- 「ネットワークを渡り歩けるコンピュータ」を利用したネットワークトラヒック削減のための動的負荷分散手法(ネットワークソフトウェア論文)
- B-19-27 「ネットワークを渡り歩けるコンピュータ」を利用した動的負荷分散手法における予測(B-19. ネットワークソフトウェア, 通信2)
- 小型カードプロセッサカードとそのリアルタイム応用
- 小型カードプロセッサカードとそのリアルタイム応用
- 組込応用向き小型プロセッサカードの予備的評価
- 市販プロセッサとFPGAから構成される計算ノードをもつ実時間並列システムアーキテクチャ
- 超高速ネットワーク対応URLフィルタリング装置の開発(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2010)
- 組込用リアルタイムプロセッサ開発計画
- 「ネットワークを渡り歩けるコンピュータ」とモバイルIPの連携による負荷分散手法の提案
- 「ネットワークを渡り歩けるコンピュータ」とモバイルIPの連携による負荷分散手法の提案
- 「ネットワークを渡り歩けるコンピュータ」とモバイルIPの連携による負荷分散手法の提案
- 「ネットワークを渡り歩けるコンピュータ」の差分転送実験
- 「ネットワークを渡り歩けるコンピュータ」の差分転送実験
- インプリサイス計算を用いた柔軟なリアルタイムシステムの構築を目指して
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 僅か数十バイトの追加情報で実現する簡易3次元表示 : グラフィックエンジンを持たない組込機器でも良好な表示(応用,組込技術とネットワークに関するワークショップETNET2009)
- 1G06 産総研のワークライフバランス支援(1) : 一時預かり保育支援制度(科学技術人材と男女共同参画(1),一般講演,第22回年次学術大会)
- FPGAによる高速かつ軽量なNFAパターンマッチング回路(FPGA応用)
- 組込/分散/実時間用JavaにおけるGC及びスケジューリング機構の設計
- 組込/分散/実時間用JavaにおけるGC及びスケジューリング機構の設計
- FTS2000-22 多段網において優先度逆転を抑制するための熱心な優先度先送り方式の提案と評価
- FTS2000-16 インプリサイス計算に基づいた自動車制御スケジューリングとその基本的性能評価
- インプリサイス実時間スケジューリングの予備的性能評価
- 並列・分散をめざした実時間組込み用Javaの基本設計
- インプリサイス計算を用いた自動車走行制御スケジューリングのアシュアランス
- サイドチャネル攻撃に対する標準評価ボードとツールの開発(ツール,デザインガイア2008-VLSI設計の新しい大地)
- FPGAの動的部分再構成を用いたマルチ暗号モジュールの回路規模と消費電力の削減
- 高速ネットワークフィルタリング装置のアーキテクチャ(インターネット環境でのデータ工学とディペンダビリティ)
- 複数のオーバレイフレームを自在に制御できるバーサタイルメディアプロセッサ : マルチディスプレイやコンテンツセキュリティにも対応(ディペンダブルプロセッサ,ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 専用ハードウェアによるART-Linuxの高性能化に向けて(リアルタイムアーキテクチャ, 組込技術とネットワークに関するワークショップ)
- 専用ハードウェアによる ART-Linux の高性能化に向けて(リアルタイムアーキテクチャ, 組込技術とネットワークに関するワークショップ)
- リアルタイムイーサネットのシミュレーションによる評価(2003年並列/分散/協調処理に関する「松江」サマーワークショップ(SWoPP松江2003))(DC-1高信頼化手法)
- リアルタイムイーサネットとその予備的評価
- 可変精度の実時間タスクを重要度により制御するインプリサイススケジューリングの考察
- 組込みから並列・分散までの実時間Javaの統一環境の設計と実装
- 1G08 産総研のワークライフバランス支援(3) : 女性職員エンカレッジング研修 科振費(女性研究者支援モデル育成)事業の試みの一つとして(科学技術人材と男女共同参画(1),一般講演,第22回年次学術大会)
- Linuxカーネル上でのイーサネット優先度制御・フロー制御機構の実装と評価(組込技術とネットワークに関するワークショップETNET2006)
- Linuxカーネル上でのイーサネット優先度制御・フロー制御機構の実装と評価(組込技術とネットワークに関するワークショップETNET2006)
- Linuxカーネル上でのイーサネット優先度制御・フロー制御機構の実態と評価(組込技術とネットワークに関するワークショップETNET2006)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 動的部分再構成による回路規模と消費電力の削減についての一考察(低消費電力化技術)
- 高速リアルタイムデータ収集用ネットワークレコーダの開発 (ディペンダブルコンピューティング)
- 高速リアルタイムデータ収集用ネットワークレコーダの開発 (コンピュータシステム)
- リアルタイムイーサネットの実装方式の検討(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- M32RプロセッサソフトマクロのFPGAを用いたマルチプロセッサ実験用プラットフォームREXへの移植(実時間処理,組込システム及び一般)
- M32RプロセッサソフトマクロのFPGAを用いたマルチプロセッサ実験用プラットフォームREXへの移植(実時間処理,組込システム及び一般)
- 複数パイプライン・プロセッサの実時間性能評価
- リアルタイムシステムのハードウエア
- 実時間並列計算機CODAにおけるネットワーク性能の予備的評価
- 実時間処理向き並列ハードウェアエミュレータシステムの構成
- CODAプロセッサにおける実時間処理向きタスクスイッチの性能評価
- 実時間用並列計算機CODAのプロセッサアーキテクチャ
- 優先度先送り方式による実時間相互結合網用ルータチップの実現と性能
- 優先度先送り方式による実時間用相互結合網用ルータチップの性能評価
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA)
- FPGAの自己動的部分再構成を利用したセキュアなコンテンツ配信システムの構築(DRP,FPGA,組込技術とネットワークに関するワークショップETNET2007)
- 女性研究者支援産総研におけるニーズ : 研究満足度のアンケート調査に基づく分析
- 臨界投機実行のWWW情報検索への応用
- 実時間処理のためのネットワーク制御方式について (リスポンシブシステム実時間性と高信頼性の統合を目指して)
- 実時間並列計算機CODAの命令セットの予備評価
- 実時間並列計算機CODA用ルータチップの予備的性能評価
- 全画面やフレームレートという概念を排除した新しい表示方式の提案
- 全画面やフレームレートという概念を排除した新しい表示方式の提案
- FPGAを用いたAndroid OS性能評価システムの開発(ネットワークソフトウエア(ソフトウエアアーキテクチャ,ミドルウエア),NWアプリケーション,SOA/SDP,NGN/IMS/API,分散制御・ダイナミックルーチング,グリッド,NW及びシステム信頼性,NW及びシステム評価,一般)
- 高速リアルタイムデータ収集用ネットワークレコーダの開発(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2011)
- 高速リアルタイムデータ収集用ネットワークレコーダの開発(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2011)
- FPGAを用いたUltra-Android用性能評価システムの開発
- FPGAを用いたUltra-Android用性能評価システムの開発
- 全画面やフレームレートという概念を排除した新しい表示方式の提案(組込み技術とネットワークに関するワークショップETNET2011)
- 全画面やフレームレートという概念を排除した新しい表示方式の提案(組込み技術とネットワークに関するワークショップETNET2011)
- FPGAを用いたUltra-Android用性能評価システムの開発(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- FPGAを用いたUltra-Android用性能評価システムの開発(ディペンダビリティと評価,組込み技術とネットワークに関するワークショップETNET2012)
- 大規模FPGAを用いた規模拡張可能な高速ネットワーク侵入検知システムの開発
- 大規模FPGAを用いた規模拡張可能な高速ネットワーク侵入検知システムの開発
- 制御システムセキュリティのためのセキュリティバリアデバイスの提案
- 制御システムセキュリティのためのセキュリティバリアデバイスの提案
- 制御システムセキュリティのためのセキュリティバリアデバイスの提案(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2013)
- 大規模FPGAを用いた規模拡張可能な高速ネットワーク侵入検知システムの開発(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2013)
- 大規模FPGAを用いた規模拡張可能な高速ネットワーク侵入検知システムの開発(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2013)
- 制御システムセキュリティのためのセキュリティバリアデバイスの提案(ディペンダブルシステム,組込み技術とネットワークに関するワークショップETNET2013)