組み込みネットワークアプリのためのXilinx Spartan3 FPGAを用いたローコストTCP/IPハードウェア実現(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
スポンサーリンク
概要
- 論文の詳細を見る
As multi-processor based computers and electronic devices become the norm, a further emphasis is made on achieving tasks by means of low power parallel processing. Furthermore, with the growth of Internet-based rich multimedia applications, these tasks would often require high speed network capabilities readily available. An FPGA, unlike ASIC implementations which are difficult to adopt for their lack of standards, would allow us to develop flexible and power-efficient high-speed processing systems capable of addressing the tasks at hand. In previous works we have introduced a remotely reconfigurable hardware/software complex system which is capable of exchanging virtual hardware circuits over Ethernet, as well as a proof of concept client-server architecture based web application that compresses and streams video in hardware, achieving a full-color VGA size (24bits RGB, 640x480 pixels) 20 fps video stream with throughput of 10.8Mbps. In this paper we propose a hardware TCP/IP stack implementation as an extension to this model, to enable Internet connectivity and to accelerate networking multimedia transmission. This TCP/IP stack is both modular, allowing direct connection of embedded applications without CPU or PCI bus resource usage through a common on-chip bus architecture, and extensible as it consists of independent blocks that can easily be changed in order to support future changes in protocols. This framework simplifies the development of networking applications since Internet Protocol (IP) packets, UDP datagrams and TCP segments are all directly processed in hardware. A software application needs only to interact with a memory buffer to use the network resources of the system. The applications of this modular TCP/IP stack vary in a wide range of devices such as multimedia content based devices, robotics and network security appliances. These applications will be able not only to gather and distribute information, but also to be reconfigured through the web. The proposed system is implemented in Xilinx's low-end SpartanS FPGA, which operates at 66MHz with achieved throughput of 100Mbps.
- 2011-02-24
著者
-
田向 権
東京農工大学大学院共生科学技術研究院
-
ベルグシュタイン ナダヴ
東京農工大学大学院工学研究院先端電気電子部門
-
関根 優年
東京農工大学大学院共生科学技術研究部
-
田向 権
東京農工大学 工学府
-
関根 優年
東京農工大学工学府
-
関根 優年
東京農工大学大学院工学研究院先端電気電子部門
-
田向 権
東京農工大学 大学院 工学府
-
関根 優年
東京農工大学 大学院 工学府
-
ベルグシュタイン ナダヴ
東京農工大学大学院 工学研究院 先端電気電子部門
関連論文
- FPGAを用いた動画像転送コア(システムオンシリコン,一般,システムオンシリコン,RFID技術及び一般)
- FPGAを用いた動画像符号化システム(システムオンシリコン,一般,システムオンシリコン,RFID技術及び一般)
- hw/sw複合によるカラーステレオマッチングを用いた対象物追跡アプリケーション(画像認識,コンピュータビジョン)
- hw/sw複合体を利用した画像転送(ストリーム配信,FEC)
- インターネットブースター : ネットワーク配信可能なhw/sw複合体を用いたWEBアプリケーション(映像プロセッサ,システム開発論)
- 多階層制御回路を用いた高速制御システム(高速化技術)
- ネットワーク経由での仮想回路の書き込みと動画像転送への適応(ネットワークソフトウエア(ソフトウエアアーキテクチャ,ミドルウエア),NWアプリケーション,SOA/SDP,NGN/IMS/API,分散制御・ダイナミックルーチング,グリッド,NW及びシステム信頼性,NW及びシステム評価,一般)
- 328 CIP 法の基底関数
- 452 CIP 法によるシュレディンガー、ディラック方程式の数値解法
- hw/sw複合体を用いた木構造型SOMハードウェア
- ネットワーク配信可能なhw/sw複合体,動画像コーデック(ネットワーク,FPGA応用及び一般)
- ネットワーク配信可能なhw/sw複合体,動画像コーデック(ネットワーク,FPGA応用及び一般)
- ネットワーク配信可能なhw/sw複合体,動画像コーデック(ネットワーク,FPGA応用及び一般)
- FPGAアレイに実装するポアソン方程式とCIP法演算回路の性能評価
- パルス論理による閉ループ回路を用いた状態機械の設計(ニューロコンピューティングの実装とシステム化,ニューロコンピューティングの実装とシステム化,一般)
- Hardware Objectモデルに基づくネットワーク環境下におけるhw/sw複合体システムの設計例(ネットワーク環境でのディペンダビリティ,及び一般)
- 適応型木構造SOMの提案と画像分類への応用(機械学習,一般)
- FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価(アプリケーション1,FPGA応用及び一般)
- FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価(アプリケーション1,FPGA応用及び一般)
- FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価(アプリケーション1,FPGA応用及び一般)
- FPGAアレイを用いてTFlopsを目指したポアソン方程式演算回路の実装と評価(アプリケーション1,FPGA応用及び一般)
- FPGAアレイを用いたスケーラブルなReconfigurable HPC(高速化技術)
- FPGAアレイを用いたスケーラブルなReconfigurable HPC(高速化技術)
- FPGAアレイを用いたスケーラブルなReconfigurable HPC(高速化技術)
- FPGAアレイを用いたスケーラブルなReconfigurable HPC(高速化技術)
- 19pPSA-31 ノイズの影響下における興奮系素子の同期と信号伝播
- FPGAアレイを用いた再構成可能なHPCシステムの評価及び高位言語による回路生成(デザインガイア2010 : VLSI設計の新しい大地)
- 一次元FPGAアレイから二次元アレイに拡張したCIP回路 (ディペンダブルコンピューティング)
- D-2-4 粗い勝者決定を用いた自己組織化学習機械(D-2. ニューロコンピューティング,一般セッション)
- hw/sw複合体を用いた音声認識回路(音響信号及び音声処理、エンハンスメント/一般)
- 多階層制御回路を用いた高速制御システム(高速化技術)
- 多階層制御回路を用いた高速制御システム(高速化技術)
- 多階層制御回路を用いた高速制御システム(高速化技術)
- サーボ制御系のための多階層制御回路のhwObject化
- HwObjectを用いた実時間画像処理システム : ソフトウェアからハードウェアをオブジェクトとして扱う,HwObjectモデルを用いたロボット向け実時間画像処理システム(実時間処理,組込システム及び一般)
- 高周波成分推定用階層型事前定義コードブックに基づく画像拡大 (スマートインフォメディアシステム)
- 連続マッチング回路を用いた子音認識方法(一般セッション,クロスモーダル)
- 連続マッチング回路を用いた子音認識方法(一般セッション,クロスモーダル)
- 連続マッチング回路を用いた子音認識方法(一般セッション,クロスモーダル)
- 連続マッチング回路を用いた子音認識方法(一般セッション,クロスモーダル)
- hw/sw複合体を用いた顔検出(FPGAとその応用及び一般)
- 聴覚前処理部の回路化(FPGAとその応用及び一般)
- hw/sw複合体を用いた顔検出(FPGAとその応用及び一般)
- 聴覚前処理部の回路化(FPGAとその応用及び一般)
- hw/sw複合体を用いた顔検出(FPGAとその応用及び一般)
- 聴覚前処理部の回路化(FPGAとその応用及び一般)
- hw/sw複合体を用いた顔検出(FPGAとその応用及び一般)
- 聴覚前処理部の回路化(FPGAとその応用及び一般)
- パルス密度変調によるディジタル音声合成回路 : 発声器官をハード化した音声合成アプリ(認識・理解・対話・一般)
- 聴覚前処理部の回路化
- 聴覚前処理部の回路化
- 聴覚モデルを適用した音声認識前処理回路の実現 : 聴覚機能をハードウェア化した音声認識アプリケーション(グラフ,ペトリ,ニューラルネット及び一般)
- 聴覚モデルを適用した音声認識前処理回路の実現 : 聴覚機能をハードウェア化した音声認識アプリケーション(グラフ,ペトリ,ニューラルネット及び一般)
- 聴覚モデルを適用した音声認識前処理回路の実現 : 聴覚機能をハードウェア化した音声認識アプリケーション
- 画像の局所エッジパターンを考慮した事前定義コードブックによる画像拡大法(システムオンシリコン,RFID技術,一般)
- hw/sw複合体を用いたCoarse to Fineテンプレートマッチングシステム(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- hw/sw複合体を用いたCoarse to Fineテンプレートマッチングシステム(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- hw/sw複合体を用いたCoarse to Fineテンプレートマッチングシステム(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- hw/sw複合体を用いたCoarse to Fineテンプレートマッチングシステム(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
- Sw・Hw混載システムを用いたパルスニューラルネットワークのハードウェア化
- ネットワークに対応したhw/sw複合体を実現するRemote-hwObjectSystem(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 部分選択的に画像解析を行うHaar-Wavelet変換チップ
- 部分選択的に画像解析を行うHaar-Wavelet変換チップ
- 部分選択的に画像解析を行うHaar-Wavelet変換チップ
- パルス密度で口腔部音声波形をモデル化した音声合成回路(音響・超音波サブソサイエティ合同研究会)
- 調音モデルによるパルス密度を用いた音声合成回路
- ウエーブレット変換を用いた音素マッチング処理
- ウェーブレット変換を用いた音素マッチング処理
- ウェーブレット変換を用いた音素マッチング処理
- 自己組織化ニューラルネットワークのための動的再構成プラットフォーム (スマートインフォメディアシステム)
- A modular low cost hardware TCP/IP stack implementation adding direct network capabilities to same on-chip embedded applications using Xilinx Spartan3 FPGA (通信方式)
- A modular low cost hardware TCP/IP stack implementation adding direct network capabilities to same on-chip embedded applications using Xilinx Spartan3 FPGA (信号処理)
- A modular low cost hardware TCP/IP stack implementation adding direct network capabilities to same on-chip embedded applications using Xilinx Spartan3 FPGA (回路とシステム)
- 多重照合による顔領域の特定
- パルス密度を用いた音声合成回路(音響信号及び音声処理、エンハンスメント/一般)
- ウェーブレット変換を用いたリアルタイム追跡回路
- ウェーブレット変換の多重解像度表現を利用した画像認識システム(映像メディアおよび一般インターネット,デジタル放送,マルチメディア,三次元画像,視覚と画質評価,ITS等)
- ウェーブレット変換の多重解像度表現を利用した画像認識システム
- ウェーブレット変換の多重解像度表現を利用した画像認識システム
- 自己組織化マップ回路による動画像中からの顔認証に関する研究
- SOMクラスタ中心を用いた画像の低次元表現方法(一般セッション(2),ユビキタス情報社会と複合現実感のためのパターン認識・メディア理解)
- hw/sw複合体におけるRemote hwObjectのハードウェア構成について
- HwObjectを用いた実時間画像処理システム : ソフトウェアからハードウェアをオブジェクトとして扱う,HwObjectモデルを用いたロボット向け実時間画像処理システム(実時間処理,組込システム及び一般)
- 動的再構成可能なHw/Sw混載システムのFPGAによるPCIインターフェース : 技術研究報告形式
- 組み込みネットワークアプリのためのXilinx Spartan3 FPGAを用いたローコストTCP/IPハードウェア実現(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- 連続マッチング回路を用いた子音の特徴抽出による音声認識方法(認識アルゴリズム,第12回音声言語シンポジウム:情報アクセス,音声・言語処理一般)
- 連続マッチング回路を用いた子音の特徴抽出による音声認識方法(認識アルゴリズム,第12回音声言語シンポジウム:情報アクセス,音声・言語処理一般)
- 階層化された特徴の自己組織化マップによる実現法
- 階層化された特徴の自己組織化マップによる実現法
- 木構造型SOMによる特徴学習機能を有する画像認識システム(一般セッション,PRMUのフロンティア・グランドチャレンジ)
- ネットワーク化されたhw/sw複合体と仮想回路動画像コーデック(システムオンシリコン,RFID技術,一般)
- 一次元FPGAアレイから二次元アレイに拡張したCIP回路(ディペンダブル・回路・検証,VLSI設計とテスト及び一般)
- 自己組織化ニューラルネットワークのための動的再構成プラットフォーム(ハードウェア,画像処理,ソフトコンピューティング,一般)
- 組み込みネットワークアプリのためのXilinx Spartan3 FPGAを用いたローコストTCP/IPハードウェア実現(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- 組み込みネットワークアプリのためのXilinx Spartan3 FPGAを用いたローコストTCP/IPハードウェア実現(ネットワークプロセッサ,通信のための信号処理,無線LAN/PAN,一般)
- ネットワーク化されたhw/sw複合体のためのReconfigurable TCP/IP Offload Engine(RFID関連技術,システムオンシリコン,一般)
- WEBアプリに用いるFPGA用IP:TCP/IP回路(FPGA応用,FPGA応用及び一般)
- WEBアプリに用いるFPGA用IP:TCP/IP回路(FPGA応用,FPGA応用及び一般)
- WEBアプリに用いるFPGA用IP:TCP/IP回路(FPGA応用,FPGA応用及び一般)
- WEBアプリに用いるFPGA用IP:TCP/IP回路