状態遷移図の同期モデルへの詳細化および検証手法

スポンサーリンク

概要

論文の詳細を見る
計算機システムの社会基盤への浸透とそれらにおけるソフトウェアの役割が増すに従い,設計段階での信頼性向上が重要な課題となっている.フォーマルメソッドは,ソフトウェアの信頼性向上手法として長い歴史をもち,さまざまな論理に基づくモデル化に関する研究がなされている.本稿では,要求段階における抽象度の高い機能を対象とした制約を,フォーマルメソッドを用いた明示的な仕様として抽出し,主に時間に関する性質について,設計段階における状態機械のふるまいに関してそれらの仕様を検証する手法を提案する.本手法は,要件定義における記述,これら複数のモデル変換,および状態機械への時間制約記述からなり,計算機システムの開発段階において時間に関する扱いが異なることを示す.具体的な組み込み開発事例に対して本手法を適用し,評価した.
2010-11-04

著者

関連論文

もっと見る

スポンサーリンク