2次元Meshネットワーク・Torusネットワーク上での最適全対全通信アルゴリズム
スポンサーリンク
概要
- 論文の詳細を見る
本論文では,各ノードは同時に複数のメッセージを送受信可能なモデルを前提とした,2 次元 Mesh ネットワーク・Torus ネットワーク上での全対全通信アルゴリズムを提案する.提案するアルゴリズムでは,各ノードは,複数のメッセージを同時に送信する方式をとっており,Mesh ネットワークでは,同時に 2 つのメッセージを送信することにより,Torus ネットワークでは,同時に 4 つのメッセージを送信することによりネットワークのバイセクションバンド幅を最大限に引き出すようにスケジューリングしている.本方式での通信時間は,2 次元 Mesh ネットワーク・Torus ネットワーク上での理論的下限を達成していることを示す.
- 2010-06-21
著者
-
安島 雄一郎
富士通株式会社
-
矢崎 俊志
電気通信大学 情報工学科
-
清水 俊幸
富士通
-
高上 治之
東京工科大学
-
清水 俊幸
富士通株式会社
-
石畑 宏明
東京工科大学
-
矢崎 俊志
電気通信大学
-
石畑 宏明
富士通株式会社
関連論文
- 10GbEインターコネクトを使用したブレードサーバ(XION)の試作(CPSY-6 並列分散プラットホーム)(2004年並列/分散/協調処理に関する「青森」サマーワークショップ(SWoPP青森2004))
- Karatsuba 整数乗算器のVLSI設計と評価
- FFT多倍長乗算器のVLSI設計(科学技術計算と数値解析(多倍長科学技術計算の基礎と応用), 平成17年研究部会連合発表会)
- FFT乗算器の最適化実装(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- FFT乗算器の最適化実装(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 高速Fourier変換を用いた多倍長乗算器の設計と評価およびVLSIへの実装(信号解析,アルゴリズム,回路設計)
- 高速Fourier変換を用いた多倍長乗算器の設計と評価およびVLSIへの実装(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 高速 Fourier 変換を用いた多倍長乗算器の設計と評価およびVLSIへの実装
- PM/InfiniBand-FJ : InfiniBandを用いた大規模PCクラスタ向け高性能通信機構の設計(ネットワーク)
- NICメモリを用いたZero Copy Socket方式の実装評価(インタコネクト, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- NICメモリを用いたZero Copy Socket方式の提案(インタコネクト, SWOPP武雄2005 (2005年並列/分散/協調処理に関する「武雄」サマー・ワークショップ))
- FFT乗算器の最適化実装(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- FFT乗算器の最適化実装(アルゴリズム)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 高速Fourier変換を用いた多倍長乗算器の設計と評価およびVLSIへの実装(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- 高速Fourier変換を用いた多倍長乗算器の設計と評価およびVLSIへの実装(信号解析,アルゴリズム,回路設計)(デザインガイア2003 -VLSI設計の新しい大地を考える研究会-)
- Mesh・Torusネットワーク上での最適全対全通信アルゴリズムの評価
- NSIM:将来の大規模相互結合網を対象とした通信シミュレータの開発
- GIPSY-グラフィクス/イメージ処理システムーの構成
- 通信アルゴリズム評価用メッセージフローシミュレータの開発
- パケットペーシングを用いた最適全対全通信アルゴリズムのシミュレーション評価
- パケットペーシングを用いた最適全対全通信アルゴリズムのシミュレーション評価
- NSIM : 将来の大規模相互結合網を対象とした通信シミュレータの開発
- 2次元Meshネットワーク・Torusネットワーク上での最適全対全通信アルゴリズム
- SMPクラスタ向け並列処理実行環境の構築
- Kaiser : 128-CPU SMPサーバの構成と評価
- AP1000+におけるSplit-Cの実装と実行性能の評価
- AP1000+におけるMicrokernel IPCの実装と評価
- 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- 通信衝突削減のためのタスク配置最適化の評価(スケジューリング,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
- B-028 メッセージフロー方式に基づく通信ネットワークシミュレータとその並列化(ソフトウェア,一般論文)
- B-027 2次元メッシュネットワーク上での全対全通信アルゴリズム性能比較(ソフトウェア,一般論文)
- 大規模並列コンピュータ用通信ネットワークのシミュレーション方式(ネットワーク,SWoPP佐賀2008-2008年並列/分散/協調処理に関する『佐賀』サマー・ワークショップ)
- 128-CPU SMP PRIMEPOWERシリーズの構成と実装
- 高並列計算機AP1000+のメッセージハンドリング機構
- AP1000+:並列化コンパイラをサポートするアーキテクチャ
- AP1000+:並列化コンパイラをサポートするアーキテクチャ
- メッセージ通信の分散メモリ型並列計算機性能への影響 : 通信と演算のオーバラップと直接メッセージ受信の効果
- 高並列計算機AP1000のアーキテクチャ
- 並列計算機AP1000における相互結合網のルーチング方式
- 高並列コンピュ-タAP1000
- 並列計算機用ネットワークのルーティング方式
- 高並列計算機CAP (並列処理ハ-ドウェアと言語特集)
- 高並列計算機CAPとコンピュータグラフィックスヘの応用(第5回航空機計算空気力学シンポジウム論文集)
- 並列計算機AP1000用数値演算アクセラレータの構成と評価
- サーバ用CPUのハードウェア資源削減に基づくチップマルチプロセッサの設計(アーキテクチャ一般及びチップマルチプロセッサ)(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- サーバ用CPUのハードウェア資源削減に基づくチップマルチプロセッサの設計
- PRIMEPOWER2000/1000/800のハードウェア (特集 インターネット時代の中核サーバ「PRIMEPOWER」)
- LINPACKベンチマークの並列ベクトル処理 : 並列計算機AP1000用数値演算アクセラレータによる実現
- 高速メッセージハンドリング機構 : AP1000における実現
- 高並列計算機AP1000のB-Netアーキテクチャと評価
- スカラパラレルサ-バAP3000のハ-ドウェア (特集 HPC(High Performance Computing))
- 交番検査方式による2線式符号検査回路の構成
- 片側通信による,グローバルデータ構造の効率的な操作方法の検討
- InfiniBand Atomic Operationの性能評価
- エクサスケールコンピューティングに向けた省メモリ通信ライブラリの検討
- 8万ノードを接続する京速コンピュータ「京」のTofuインターコネクト(ネットワーク環境でのディペンダビリティ,及び一般)
- ハードウェア : ラック,冷却,プロセッサ,インターコネクト (特集 スーパーコンピュータ「京(けい)」)
- FX10におけるインタコネクト・コントローラの省電力化手法の初期検討
- FX10におけるインタコネクト・コントローラの省電力化手法の初期検討
- 非同期グローバルヒープの提案と初期検討
- DMATP-MPI: MPI向け動的メモリ割当分析ツール
- グローバルデータ構造のためのメモリ管理モデルの検討
- B-051 並列計算機の通信ネットワークトポロジの3次元表示手法(並列分散・仮想化技術,B分野:ソフトウェア)
- A-014 Caterpillar GC : 旧世代領域の分割を行うインクリメンタルな世代別実時間ごみ集め(プログラミングと数理モデル,A分野:モデル・アルゴリズム・プログラミング)
- C-022 メモリアクセス命令の特徴を利用したセットアソシアティブキャッシュの低電力アクセス手法(組込みシステム,C分野:ハードウェア・アーキテクチャ)
- ACP基本層の実装と初期評価
- ACP基本層の設計思想とインタフェース
- スーパーコンピュータ「京」の構成と評価(計算機システム,システム開発論文)
- トポロジーを意識した通信アルゴリズム開発のための可視化ツール(情報・システム基礎,システム開発論文)
- F-028 コンテンツフィルタリングの自動化手法(Web情報処理,F分野:人工知能・ゲーム)