高信頼性CoCパッケージ技術
スポンサーリンク
概要
- 論文の詳細を見る
車載など高い信頼性の要求される用途に向け,CoC(Chip-on-Chip)パッケージ技術を開発した。CoC接合プロセスとしては,Auスタッドバンプと電解Auめっきバンプを組み合わせたAu-Au熱圧着法を適用した。EBSP法による結晶粒観察などから接合メカニズムの推測を行ったうえで,これらの接合系においてArプラズマ処理が接合性に与える影響について,AFM,ESCA法を用いた分析により明らかにした。また,接合プロセスが接合部直下のオンチップ多層配線やトランジスタの機械的・電気的特性に与える影響について,テストチップを用いた評価で明らかにした。最後に,マイクロコンピュータチップ上にメモリチップを接続したCoC構造パッケージを試作,信頼性試験を行い,良好な結果を得た。
- 2009-09-01
著者
-
栗田 洋一郎
Necエレクトロニクス
-
栗田 洋一郎
Necエレクトロニクス株式会社生産本部実装技術部
-
森下 佳昭
NECエレクトロニクス(株)
-
森下 佳昭
Necエレクトロニクス株式会社第二soc事業本部socシステム事業部
-
山田 俊之
NECエレクトロニクス株式会社マイクロコンピュータ事業本部第二マイコン事業部
-
木村 雄大
NECエレクトロニクス株式会社マイクロコンピュータ事業本部第二マイコン事業部
関連論文
- Au薄膜を介したCu電極の微細ピッチCoC(チップ・オン・チップ)実装技術開発
- 接着樹脂層形成チップと超音波接合法を用いたChip-On-Chip集積化技術
- LSI3次元実装技術の最新動向
- 三次元LSIチップ間配線技術
- 貫通ビアを用いた積層DRAM向け高密度パッケージ開発(高密度SiP・3次元実装技術,高性能電子機器を支える次世代高密度実装技術と実装材料技術論文)
- C-12-4 高密度貫通電極スペーサーを用いたワイドバスCoC(C-12.集積回路A(設計・テスト・実装技術),エレクトロニクス2)
- 高信頼性CoCパッケージ技術
- 広帯域・大容量メモリ搭載SMAFTIパッケージ技術 (電子デバイス特集) -- (先端製品を支える共通技術・基盤技術)
- 高密度チップ間接続構造パッケージの開発
- フリップチップ実装対応60GHz帯コプレーナ型高利得増幅器MMIC
- 超音波接合法を用いたLSIチップ間バンプ接続・封止技術(SiP要素技術と先端LSIパッケージ)(最近の半導体パッケージと高速伝送・高周波実装技術論文特集)
- 三次元LSIチップ間配線技術