CCDクロック当り最大5nFの負荷容量を駆動する横型統合CBiCMOSバッファ回路(信号処理,LSI,及び一般)

概要

論文の詳細を見る
2001年以来、筆者達は100万枚/秒で100〜150枚の連続画像を撮像できる画素周辺記録型撮像素子(ISIS)と、それを備えるビデオカメラを開発してきた。現在、1億枚/秒の撮像速度を目指して基礎的な研究を継続している。このカメラのCCDチップは電源電圧が最大10Vであり、クロック当り最大5nFの大きな負荷容量を持つ。本研究では、約20Vの高耐圧な1μmのCMOS/SOIプロセスを前提に、その負荷容量を駆動するクロック生成の電源供給チップを予備的に設計し、その回路動作を検証する。横型統合CBiCMOSバッファ回路は、SOIとエピ基板上の部分空乏層で、n-とp-MOSFET及びそれに内存する寄生的な横型のnpn-とpnp-BJTから構成される。電流源として通常のプルアップ或いはプルダウンのMOSFETを追加し、そのドレイン端子からベース端子へ順方向電流を供給する。n-とp-MOSFETをオフにしながら、他方、npn-或いはpnp-BJTを活性化し、そのドレイン端子とベース端子間の抵抗値を減らす統合CBiCMOSの新素子構造を設計した。更に、21段インバータで構成されるリングオシレータの発振出力波形をこのバッファ回路により増幅して駆動する。LEVEL-3の1μmCMOSと電流増幅率β_F = 100のBJTのモデル・パラメータを使った回路シミュレーションの結果、電源電圧が10Vで負荷容量が5nFの場合、本バッファ回路は、ロジカル・エフォートに基づき設計された2段CMOSインバータ回路に比べ、遅延時間が約1/4に減少した。CCDクロックを生成する電源供給チップは、現段階の結論では、最大5nFの負荷容量を1千万枚/秒の撮像速度で駆動できる。
社団法人電子情報通信学会の論文
2007-06-15

CCDクロック当り最大5nFの負荷容量を駆動する横型統合CBiCMOSバッファ回路(信号処理,LSI,及び一般)

スポンサーリンク

概要

著者

関連論文

スポンサーリンク