F行列を用いたチップレベルの基板雑音解析法
スポンサーリンク
概要
- 論文の詳細を見る
高性能なAD混載LSIの設計のためにはチップレベルでの基板雑音解析が必要である。F行列を用いた基板等価回路モデルの作成法を考察し、このモデルを用いたチップの実装系を含んだ基板雑音の解析法を開発した。基板等価回路のノード数を精度の低下無く大幅に減らすことができる。この手法により、実用的な解析時間で、大規模なチップレベルの時間領域解析を可能にした.
- 社団法人映像情報メディア学会の論文
- 1999-09-20
著者
関連論文
- 1GHzデジタル回路の基板雑音評価(VLSI一般(ISSCC2005特集))
- PWM信号を用いた機能CMOSイメージセンサ
- パネル討論 : 大学および企業における設計者教育 : 大学が目指す教育, 企業が望む教育
- 可変遅延回路不要なPWM信号受信回路
- 差動構成VCOにおけるデジタル・クロストーク雑音の評価
- 差動構成VCOにおけるデジタル・クロストーク雑音の評価(イメージセンサのインターフェース回路,アナログ,及び一般)
- 大規模論理回路における基板雑音発生と電源寄生素子の効果
- 光バスを用いたパターンマッチング回路
- CMOS-PLLへのSi基板を介したディジタル・クロストーク雑音の評価(アナログ・デジアナ・センサ, 通信用LSI)
- 極低電力断熱充電論理回路
- 実時間サンプリングモードを持つ低消費電力プロセッサ向けオンダイ電源ノイズセンサー(アナログ・デジアナ・センサ,通信用LSI)
- 基板クロストーク対策のためのガードリング構造の等価回路モデル化手法(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 基板クロストーク対策のためのガードリング構造の等価回路モデル化手法(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- CMOSミックストシグナル/RF回路における基板結合対策(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- CMOSミックストシグナル/RF回路における基板結合対策(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SC-12-1 アナデジ混載 LSI の基板雑音の測定とシミュレーション
- ミックストシグナルIC設計のためのチップレベル基板雑音解析手法と適用事例
- パルス変調方式による抵抗ヒューズネットワーク回路
- 大規模論理回路における基板雑音発生と電源寄生素子の効果
- 4相クロックを用いたPWM-Binary Digital相互変換回路
- 投射野型積和演算及び荷重基底分解アルゴリズムを用いたConvolutional Neural Network VLSIアーキテクチャ(NC企画セッション : ニューロハードウェア)
- 投射野型積和演算及び荷重基底分解アルゴリズムを用いたConvolutional Neural Network VLSIアーキテクチャ(企画セッション : ニューロハードウェア)
- 電流制御発振器を用いた低電圧動作Δ 〓-AD変換器
- 画像分割・抽出を実行する非線形セルラーニューラルネットワークLSI回路
- 基板等価回路と論理回路の雑音発生モデルを用いたチップレベル基板雑音解析手法
- 画像分割用ネットワークのための非線形振動子回路の試作
- PWM/PPM方式任意カオス発生回路の試作
- A-1-31 コンパクトなPWM/PPM方式任意カオス信号発生回路
- 単電子トンネルデバイスを用いた確率論的連想メモリ
- PWM方式によるガボール型フィルタ回路
- 「確率的連想」によるベクトル量子化器の学習とパルス変調方式によるLSI回路実現
- 基板等価回路と論理回路の雑音発生モデルを用いたチップレベル基板雑音解析手法
- CMOSデジタル回路における基板雑音の伝搬特性解析と実測評価
- CMOSデジタル回路における基板雑音の伝搬特性解析と実測評価
- F行列を用いた基板モデルによる基板雑音の解析
- F行列を用いたチップレベルの基板雑音解析法
- F行列を用いたチップレベルの基板雑音解析法
- PWM信号を用いたニューロン回路
- ブレイン・マシン・インタフェース用64chニューラルレコーディングチップ(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 非線形ダイナミクスを実現するパルス幅変調(PWM)回路
- PWM方式を用いた非単調関数生成回路/カオス信号発生回路
- ニューラルレコーディングチップのデータ伝送方式(最先端の脳科学と集積化技術の融合)
- ニューラルレコーディングチップのデータ伝送方式