CMOS集積回路の基板雑音技術

スポンサーリンク

概要

論文の詳細を見る
アナログ回路を搭載するCMOS集積回路において、基板結合雑音は重要な技術課題である。本稿では基板雑音の発生、伝搬機構とアナログ回路への影響を述べ、基板雑音の測定技術と低減方法を紹介する。基板雑音測定には、基板電圧をMOSゲートに入力して増幅する方法と基板バイアス効果を利用してバックゲートで検出する方法がある。また、コンパレータを用いる雑音計測法はディジタル処理に適している。基板雑音の低減は雑音源、伝搬経路、雑音を受ける回路でそれぞれ対策されるが、アクティブガードバンドのようにアナログ部から積極的にディジタル部の雑音発生を適応制御する方法やディジタル補正などの総合的技術が期待される。基板雑音技術の推進にはCAD技術が不可欠になる。
社団法人電子情報通信学会の論文
1998-08-21

著者

関連論文

もっと見る

スポンサーリンク