CMOSチョッパ形電圧比較器のオフセット誤差検討
スポンサーリンク
概要
- 論文の詳細を見る
高速なCMOS電圧比較器としてチョッパ形比較器がある.最適な比較零点が個々に自動設定されるためオフセット誤差が小さく,基本回路がディジタル回路で構成され,小形で低電圧動作に適することから,多数の比較器を配列する並列形A-D変換器に応用される.しかし本比較器は零点設定に用いるMOSスイッチが雑音電荷を誘発し,オフセット誤差を発生させるため,その低減対策が必要になる.また本比較器を多数個集積化してA-D変換器に用いる場合は比較器群の動作に基づくオフセット誤差が発生するため精度的検討が必要になる.本論文ではCMOSチョッパ形電圧比較器のスイッチ雑音電荷による誤差,およびその低減回路の効果を明らかにすると共に,集積化比較器群に特有なオフセット電圧発生機構を検討し,CMOS集積回路のオフセット誤差特性を明らかにした.この結果,オフセット誤差は電源配線の分布抵抗と零点設定時の全電流によって近似的に表せることがわかり,集積回路上に配置する比較器群のオフセット誤差に対し,見通しのよい関係式を導いた.
- 社団法人電子情報通信学会の論文
- 1994-11-25
著者
-
今泉 栄亀
日立超LSIエンジニアリング
-
今泉 栄亀
(株)日立超lsiシステムズ先端lsi開発部
-
松浦 達治
(株)日立製作所半導体事業本部システムlsi事業部システムlsi本部第二システムlsi設計部
-
松浦 達治
(株)日立製作所 半導体事業部
-
塚田 敏郎
(株)日立製作所 半導体事業部
-
塚田 敏郎
日立
-
塚田 敏郎
(株)日立製作所 半導体事業本部
関連論文
- 0.3μmCMOSによる1.2Vアナログ/ディジタル回路技術
- CMOSD/A変換器用電流セルの一設計方法
- アクティブガードバンドフィルタによるアナログ/デジタル混在集積回路における基板雑音の低減
- チョッパ形電圧比較器によるCMOS集積回路の基板雑音の計測
- 基板雑音低減手法"アクティブガードバンドフィルタ"のオンチップ化方法の提案
- 基板雑音低減手法"アクティブガードバンドフィルタ"のオンチップ化方法の提案
- C-12-60 デジタルスイッチング雑音の基板結合特性の検討
- アクティブガードバンドフィルタのオンチップ化の一検討
- アクティブガードバンドフィルタの基板雑音低減効果の検証
- CMOS集積回路の基板雑音技術
- CMOSチョッパ形電圧比較器のオフセット誤差検討
- ハードデイスク用アナログデジタル混載240Mbps CMOS-EPRMLリードチャンネルチップ