基板雑音低減手法"アクティブガードバンドフィルタ"のオンチップ化方法の提案
スポンサーリンク
概要
- 論文の詳細を見る
アナログ/デジタル混在集積回路における基板結合雑音の低減方法の一手法であるアクティブガードバンドフィルタのオンチップ化を目的として、容量を用いた交流結合形の構成を提案した。0.35μmCMOSテストチップを試作し評価した結果、雑音を最大で1/20(帯域100Hzから2MHz)に低減できた。実験及びシミュレーション検討より、雑音低減効果はガードバンドやアナログ回路の配置に依存することが明らかとなった。このため、基板抽出モデルに基づいたシミュレーションが設計段階での最適配置の検討が有効である。
- 社団法人映像情報メディア学会の論文
- 1999-09-20
著者
-
塚田 敏郎
(株)日立製作所 半導体事業部
-
福田 恵子
(株)日立製作所 半導体事業部 半導体開発センタ
-
福田 恵子
(株)日立製作所 半導体事業本部
-
福田 恵子
(株)日立製作所 半導体事業部 システムlsi本部マルチメディアlsi開発センタ
-
塚田 敏郎
(株)日立製作所 半導体事業本部
関連論文
- CMOSD/A変換器用電流セルの一設計方法
- アクティブガードバンドフィルタによるアナログ/デジタル混在集積回路における基板雑音の低減
- チョッパ形電圧比較器によるCMOS集積回路の基板雑音の計測
- 基板雑音低減手法"アクティブガードバンドフィルタ"のオンチップ化方法の提案
- 基板雑音低減手法"アクティブガードバンドフィルタ"のオンチップ化方法の提案
- C-12-60 デジタルスイッチング雑音の基板結合特性の検討
- アクティブガードバンドフィルタのオンチップ化の一検討
- アクティブガードバンドフィルタの基板雑音低減効果の検証
- CMOS集積回路の基板雑音技術
- CMOSチョッパ形電圧比較器のオフセット誤差検討