アクティブガードバンドフィルタによるアナログ/デジタル混在集積回路における基板雑音の低減
スポンサーリンク
概要
- 論文の詳細を見る
アナログ/デジタル混在集積回路における基板経由雑音の低減を目的として、"アクティブガードバンドフィルタ"を提案した。これは、ガードバンドを介して基板に雑音相殺信号を入力し基板雑音の影響を低減する方法である。0.8μm CMOSテストチップとチップ外部の汎用オペアンプを用いた実験の結果、雑音の影響は8MHzまで、約1%以下に低減され、その効果は20MHzまで観測された。雑音低減回路をオンチップ化すれば、寄生インピーダンスの影響が低減できるため、さらに高周波まで雑音の低減効果が期待できる。
- 社団法人電子情報通信学会の論文
- 1995-09-22
著者
-
松浦 達治
(株)日立製作所半導体事業本部システムlsi事業部システムlsi本部第二システムlsi設計部
-
松浦 達治
(株)日立製作所 半導体事業部
-
塚田 敏郎
(株)日立製作所 半導体事業部
-
福田 恵子
(株)日立製作所 半導体事業部 半導体開発センタ
-
前田 敏
(株)日立製作所 半導体事業部 半導体開発センタ
-
福田 恵子
(株)日立製作所 半導体事業本部
-
福田 恵子
(株)日立製作所 半導体事業部 システムlsi本部マルチメディアlsi開発センタ
-
塚田 敏郎
日立
-
塚田 敏郎
(株)日立製作所 半導体事業本部
関連論文
- 0.3μmCMOSによる1.2Vアナログ/ディジタル回路技術
- CMOSD/A変換器用電流セルの一設計方法
- アクティブガードバンドフィルタによるアナログ/デジタル混在集積回路における基板雑音の低減
- チョッパ形電圧比較器によるCMOS集積回路の基板雑音の計測
- 基板雑音低減手法"アクティブガードバンドフィルタ"のオンチップ化方法の提案
- 基板雑音低減手法"アクティブガードバンドフィルタ"のオンチップ化方法の提案
- C-12-60 デジタルスイッチング雑音の基板結合特性の検討
- アクティブガードバンドフィルタのオンチップ化の一検討
- アクティブガードバンドフィルタの基板雑音低減効果の検証
- CMOS集積回路の基板雑音技術
- CMOSチョッパ形電圧比較器のオフセット誤差検討
- ハードデイスク用アナログデジタル混載240Mbps CMOS-EPRMLリードチャンネルチップ