信号変化生起条件判定のためのシンプレックス法の高速化
スポンサーリンク
概要
- 論文の詳細を見る
非同期式論理回路のタイミング検証法として, 信号変化が生起するための条件を外部入力変化時刻や素子遅延に関する連立1次不等式で表し, その解の存否判定を行うという方法が提案されている.本論文ではこの解の存否判定高速化のために, シンプレックス法による判定過程において上述の連立1次不等式の係数行列の変換が繰り返されても, 行列要素が常に0, ±1に保たれることを明らかにし, この性質を利用するシンプレックス法の高速化法を提案している.また, いくつかの条件判定について比較を行い, 本方法が, 他の高速判定法と同程度にまでシンプレックス法を高速化していることを示している.
- 社団法人電子情報通信学会の論文
- 1998-04-25
著者
-
籠谷 裕人
岡山大学大学院自然科学研究科
-
杉山 裕二
岡山大学大学院自然科学研究科
-
大西 淳
津山工業高等専門学校情報工学科
-
杉山 裕二
岡山大学工学部通信ネットワーク工学科
-
籠谷 裕人
岡山大学工学部通信ネットワーク工学科
-
大西 淳
岡山大学大学院自然科学研究科
-
寵谷 裕人
岡山大学工学部情報工学科
-
杉山 裕二
岡山大学工学部
関連論文
- 協同ソフトウェア資産管理のためのWebアプリケーションの設計と開発(SIP,NAT)
- 仮想マシンモニタ"Xen"を用いたスケーラブルなWebサーバシステムの提案(NW管理,次世代NWアーキテクチャ,次世代NWのオペレーションアーキテクチャ,トラヒック計測・モデリング・品質,オーバレイネットワーク,次世代NWサービス品質,一般)
- 非同期式制御回路合成のための依存性グラフパイプライン化アルゴリズムの検証(計算機システム)
- IT2010-14 MRCPの分類とその素体上の乗算への循環ベクトル乗算アルゴリズムの適用(フレッシュマンセッション,一般)
- PeerCastにおける経路の動的変更機能の実装(次世代ネットワーク,SIP・プレゼンス,一般)
- VNCプロクシのネットワーク負荷分散性能の評価(インターネットの品質評価・品質管理技術,ネットワーク品質,トラヒック計測,一般)
- API Hookを用いたWindowsプログラムのモビリティ向上ソフトウェアの作成
- API Hookを用いたWindowsプログラムのモビリティ向上ソフトウェアの作成
- 電子的なホワイトボードのセキュア化に関する研究(信号処理,符号化,知的マルチメディアシステム,一般)
- 電子的なホワイトボードのセキュア化に関する研究(信号処理,符号化,知的マルチメディアシステム,一般)
- VNCにおける負荷分散と操作権限制御を目的としたプロクシの提案(次世代ネットワーク,SIP・プレゼンス,一般)
- 動画像圧縮技術を応用した透視変換の高効率化に関する研究(信号処理, 符号化とそれらを用いた知的マルチメディアシステム, 一般)
- 動画像圧縮技術を応用した透視変換の高効率化に関する研究(信号処理, 符号化とそれらを用いた知的マルチメディアシステム, 一般)
- 動画像圧縮技術を応用した透視変換の高効率化に関する研究(信号処理, 符号化とそれらを用いた知的マルチメディアシステム, 一般)
- 最適化手法によるパノラマ画像合成法の提案(画像システム,知的マルチメディア処理システム及び一般)
- 非同期式パイプライン制御回路の論理合成法(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 非同期式パイプライン制御回路の論理合成法(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非同期式パイプライン制御回路の論理合成法(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非同期式パイプライン制御回路の論理合成法(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 並列データパス付き小型DSPを利用したVGA動画像の射影変換 : 高速化のための二つの提案(コンピュータグラフィックス)
- 並列データパス付き小型DSPを利用したVGA動画像の射影変換 : 高速化のための2つの提案(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 並列データパス付き小型DSPを利用したVGA動画像の射影変換 : 高速化のための2つの提案(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 並列データパス付き小型DSPを利用したVGA動画像の射影変換 : 高速化のための2つの提案(システムLSIの応用と要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術及び一般)
- 集計時の負荷を軽減した重み付き電子投票プロトコル
- 1次元処理に分解することにより実現したアフィン変換の高速化 : 並列データパスを持つDSPの利用を前提として(映像符号化,システム及び一般)
- 射影変換における座標計算の高速化手法(画像・映像処理)
- D-11-139 射影変換における座標計算の高速化手法 : 誤差の評価(D-11.画像工学D)
- 描画時合成方式と表示時合成方式の併用によるスムーズ操作が可能なマルチウィンドウシステム(計算機システム)
- 描画時合成方式と表示時合成方式とを併用したマルチウィンドウ合成方式
- 依存性グラフを利用した非同期式パイプライン合成のための制御回路の構成法(コンピュータ構成要素)
- 制御フローグラフを用いた非同期式パイプライン合成(コンピュータ構成要素)
- 制御フローグラフを用いた非同期式パイプライン合成(プロセッサアーキテクチャ,SWoPP2006)
- 非同期式プロセッサのパイプライン化アルゴリズム : 条件分岐のない場合(プロセス・デバイス・回路シミュレーション及び一般)
- 非同期式プロセッサのパイプライン化アルゴリズム : 条件分岐のない場合(プロセス・デバイス・回路シミュレーション及び一般)
- SQUIDの二つのしきい値を利用した超伝導論理回路の構成法(計算機構成要素)
- 冠循環血流動態シミュレーション(シンポジウム:インシリコヒューマンと関連研究の展開)
- 冠循環血流動態シミュレーション
- CMOS D フリップフロップのカスケード接続により構成したシンクロナイザの性能評価式
- CMOSにより構成したシンクロナイザの性能評価式
- CMOSにより構成したシンクロナイザの性能評価式
- CMOSにより構成したシンクロナイザの性能評価式
- シンクロナイザの一性能評価法
- 信号変化生起条件判定に基づくタイミング検証の高速化 (テストと設計検証論文特集)
- 信号変化生起条件判定のためのシンプレックス法の高速化
- 信号変化生起条件判定のための高速シンプレックス法
- 仕様を利用した非同期式順序回路のタイミング検証 : 詳細に検証すべき状態遷移の絞り込み
- 仕様を利用したタイミング検証 : 詳細に検証すべき状態・入力変化対の絞り込み
- 自動調節機能を考慮した冠循環血流動態のモデル論的解析(医用工学)
- 自動調節機能を考慮した冠循環血流動態の解析
- 結晶粒粗大化シミュレーションへの温度勾配の適用
- 結晶粒粗大化のモンテカルロ・シミュレーション : 各種プログラムの作成とシミュレーション結果の検討
- 競合処理用ジョセフソンフリップフロップの一構成法
- 同一構造の二つの機能ブロックを用いた長方形動画像用アフィン変換器
- 同一構造の二つの機能ブロックを用いた長方形動画像用アフィン変換器
- 同一構造の二つの機能ブロックを用いた長方形動画像用アフィン変換器
- CMOS Dフリップフロップにおけるメタステーブル動作の組織的軽減法
- 長方形動画像のための1アフィン変換法
- 機能モジュールを用いた動画像用アフィン変換器
- 帰還を用いたメタステーブル動作持続期間の短縮法
- D-15-12 標準カリキュラムJ07と学習指導要領からみた高専の情報処理教育(D-15.教育工学,一般セッション)
- D-15-11 高専における情報処理教育カリキュラムデータベースの構築と運用(D-15.教育工学,一般セッション)
- 順序回路の代数的仕様とその検証 : モジュール数がパラメータ化されている場合
- メタステーブル動作を模擬するための CMOS NOR ゲートモデル
- 代数的手法を用いた同期式順序回路の段階的設計法
- 集計時の負荷を軽減した重み付き電子投票プロトコル
- 非同期系の代数的仕様とその実現
- 同期式回路スケジューリング法に基づいた非同期式回路設計のための依存性グラフ作成法
- 分散形データベースシステムにおける同時実行制御の一方法
- 非同期式プロセッサ設計のための依存性グラフのパイプライン化アルゴリズム
- BS-8-3 不特定多数の利用者を想定した認証ゲートウェイシステムの構築(BS-8. ネットワークソフトウェア特別ポスターセッション,シンポジウムセッション)
- 代数的手法を用いた順序回路の段階的設計における実現検証
- 代数的手法を用いた順序回路の段階的設計における実現検証
- マイクロ操作の分解による非同期式プロセッサの高速化について
- 循環ベクトル乗算アルゴリズムの省メモリ実装(セキュリティ関係,一般)
- 循環ベクトル乗算アルゴリズムの省メモリ実装(セキュリティ関係,一般)
- 循環ベクトル乗算アルゴリズムの省メモリ実装(セキュリティ関係,一般)
- 循環ベクトル乗算アルゴリズムの省メモリ実装(セキュリティ関係,一般)
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 相互排他処理機能の依存性グラフ表現とその2相式非同期回路による実現
- 依存性グラフで表現された調停動作の2相式同期回路への変換方法
- セレクト及びマージ頂点数の最小化によるパイプライン化依存性グラフの簡単化(計算機システム)
- D-1-1 CUDAを用いた分枝限定法の実装と評価(D-1.コンピュテーション,一般セッション)
- D-6-3 依存性グラフの最大遅延ループを用いた非同期式回路の規模縮小法(D-6.コンピュータシステムA(アーキテクチャ),一般セッション)
- CUDAを用いた多倍長循環ベクトル乗算アルゴリズムの並列化実装(並列処理,FPGA応用及び一般)
- 複数の最大遅延ループを持つ非同期式回路のSDI遅延仮定を用いた縮小法(FPGA非同期,FPGA応用及び一般)