非同期系の代数的仕様とその実現
スポンサーリンク
概要
- 論文の詳細を見る
並行プロセス系などの非同期系はその設計が難しく,動作の正当性を保証することが困難である.ここでは,正しく動作する非同期系を導くための形式的設計法の一環として,非同期系の代数的仕様とその実現の定式化を行い,実現関係が成り立つための十分条件を示す.
- 一般社団法人情報処理学会の論文
- 1993-09-27
著者
関連論文
- 最適化手法によるパノラマ画像合成法の提案(画像システム,知的マルチメディア処理システム及び一般)
- 非同期式パイプライン制御回路の論理合成法(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 非同期式パイプライン制御回路の論理合成法(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非同期式パイプライン制御回路の論理合成法(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 非同期式パイプライン制御回路の論理合成法(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 集計時の負荷を軽減した重み付き電子投票プロトコル
- 射影変換における座標計算の高速化手法(画像・映像処理)
- D-11-139 射影変換における座標計算の高速化手法 : 誤差の評価(D-11.画像工学D)
- 制御フローグラフを用いた非同期式パイプライン合成(コンピュータ構成要素)
- 非同期式プロセッサのパイプライン化アルゴリズム : 条件分岐のない場合(プロセス・デバイス・回路シミュレーション及び一般)
- 非同期式プロセッサのパイプライン化アルゴリズム : 条件分岐のない場合(プロセス・デバイス・回路シミュレーション及び一般)
- 信号変化生起条件判定に基づくタイミング検証の高速化 (テストと設計検証論文特集)
- 信号変化生起条件判定のためのシンプレックス法の高速化
- 信号変化生起条件判定のための高速シンプレックス法
- 仕様を利用した非同期式順序回路のタイミング検証 : 詳細に検証すべき状態遷移の絞り込み
- 仕様を利用したタイミング検証 : 詳細に検証すべき状態・入力変化対の絞り込み
- 帰還を用いたメタステーブル動作持続期間の短縮法
- 順序回路の代数的仕様とその検証 : モジュール数がパラメータ化されている場合
- 代数的手法を用いた同期式順序回路の段階的設計法
- 集計時の負荷を軽減した重み付き電子投票プロトコル
- 非同期系の代数的仕様とその実現
- 分散形データベースシステムにおける同時実行制御の一方法
- 代数的手法を用いた順序回路の段階的設計における実現検証
- 代数的手法を用いた順序回路の段階的設計における実現検証