シリコンチップ薄膜化による裏面フォルトアイソレーションの検討

スポンサーリンク

概要

論文の詳細を見る
LSIの金属配線の多層化やLOC化、フリップチップ化等などで、これらのデバイスの故障解析には裏面発光解析などのフォルトアイソレーション手法が用いられている。そこで、裏面発光解析の検出感度向上、裏面EBテスティングでの試料加工の容易化を図るため、シリコンチップを薄膜化する手法を検討した。回転砥石でシリコンを研磨することで、従来の平面研磨による薄膜化ではデバイスの電気特性を維持できなかった、多ピンのQFPなどのチップ薄膜化を可能にした。本手法を裏面発光解析に適用した結果、可視領域の発光の検出が可能になり等価的に、検出感度が向上することを確認した。また本手法とFIB加工を組み合わせることで、裏面EBテスティングを容易化できることを確認した。
社団法人電子情報通信学会の論文
1998-09-25

著者

関連論文

スポンサーリンク