Power Analysis and Estimation for SOC Design : Techniques and Tools(VLSI Design Technology and CAD)

スポンサーリンク

概要

• 論文の詳細を見る

• As power consumption becoming a critical concern for System-On-a-Chip (SOC) design, accurate and efficient power analysis and estimation during the design phase at all levels of abstraction are becoming increasingly pressing in order to achieve low power without a costly redesign process. This paper surveys analysis and estimation techniques of dynamic power and leakage power for SOC design covering multiple design levels, which have been recently proposed, aiming to present a cohesive view of the power estimation techniques at all design levels of abstraction.

• 社団法人電子情報通信学会の論文
• 2004-02-01

著者

• Yasuura Hiroto

  Department Of Computer Science And Communication Engineering Graduate School Of Information Science

• Cao Yun

  System Lsi Research Center Kyushu University

• Yasuura Hiroto

  Department Of Computer Sciences And Communication Engineering Graduate School Of Information Science

関連論文

• 出力VHDLコードに透かしを埋め込むCADツールの不正コピー検知方式
• 12.社会システムを支えるディペンダブルコンピューティング(時代をひらく電子情報通信技術-技術がもたらした変革,そして更なる飛躍-)
• 緊密な産学連携に基づく自律的なICT人材育成の実践(情報システム教育コンテスト(3))
• Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• 6U-6 ウェーブレットに基づく音声認証システムの精度向上にむけて(ネットワーク応用,学生セッション,ネットワーク)
• 1.非接触ICカード技術の概観と展望(非接触ICカード技術とその展開)
• C-12-9 ゲーテッドフリップフロップの多ビット結合によるレジスタの低電力化(C-12.集積回路,一般セッション)
• 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• Analysis of effects of input arrival time variations on on-chip bus power consumption (VLSI設計技術)
• Analysis of effects of input arrival time variations on on-chip bus power consumption (システムLSI設計技術)
• AI-1-6 ディペンダブルVLSI設計技術への挑戦(AI-1.デイベンダブルVLSIに向けて,依頼シンポジウム,ソサイエティ企画)
• タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
• タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地)
• シリコンシーベルト福岡のシステムLSI設計人材育成 : 社会人教育
• 出力VHDLコードに透かしを埋め込むCADツールの不正コピー検知方式
• 90nm CMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• システムLSI設計人材養成実践プログラムQUBEにおけるETSSの活用
• 通信品質を考慮したディジタル無線通信システムの低消費エネルギー化の検討(デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 製造後にタイミング補正可能なオンチップバスアーキテクチャ(回路方式,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• AS-3-2 プロセッサベース組込みシステムの省エネルギー化を目的としたコード配置手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
• AS-3-1 プロセスばらつきを考慮したSRAMセルの低消費電力設計手法(AS-3.低消費電力設計技術とその応用,シンポジウム)
• A-3-18 プロセッサベース組込みシステムの低消費電力化を目的としたクロックゲーティング命令に関する検討(A-3.VLSI設計技術,一般講演)
• CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
• Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• Non-uniform Selective Way Cacheの動的制御による組込みプロセッサの省エネルギー化(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• スキャンべース攻撃とその防御法に対する定量的なセキュリティ評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地)
• スキャンベース攻撃とその防御法に対する定量的なセキュリティ評価(ディペンダブル設計,デザインガイア2009-VLSI設計の新しい大地-)
• 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
• 算術演算器を含む回路に対する高速なソフトエラー率評価手法(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
• シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(消費電力,組込技術とネットワークに関するワークショップETNET2009)
• シングルサイクルアクセス可能な二階層キャッシュアーキテクチャ(省エネ,組込技術とネットワークに関するワークショップETNET2009)
• スキャンパス攻撃を考慮した暗号LSIのテスタビリティ評価(フォールトセキュア・セキュリティ・2線2相回路のテスト,VLSI設計とテスト及び一般)
• Program Slicing on VHDL Descriptions and Its Evaluation (Special Section on VLSI Design and CAD Algorithms)
• 大規模な産学連携による高度ICT人材育成に向けての取り組み
• RC-011 仮想キューによる高性能ハードウエアRTOSの実現(C分野:ハードウェア・アーキテクチャ,査読付き論文)
• タイミングエラーの予報を目的とするカナリアFFの挿入位置限定(ディペンダブル設計,デザインガイア2008-VLSI設計の新しい大地-)
• Instruction Schecduling to Reduce Switching Activity of Off-Chip Buses for Low-Power Systems with Caches (Special Section on VLSI Design and CAD Algorithms)
• Low-Energy Memory Allocation and Assignment Based on Variable Analysis for Application-Specific Systems
• An Efficient Exploration Scheme for Datapath Width Optimization of Embedded Processor Systems
• Low-Energy Memory Allocation and Assignment Based on Variable Analysis for Application-Specific Systems
• An Efficient Exploration Scheme for Datapath Width Optimization of Embedded Processor Systems
• FOREWORD (Special Issue on Synthesis and Verification of Hardware Design)
• 情報技術の上の社会システムアーキテクチャ
• 社会情報基盤とDependable VLSI
• 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会)
• 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 社会情報基盤とDependable VLSI(デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• 電子マネーシステムの価値保存形式を考慮したモデル化(Session 3)
• Memory Organization for Low-Energy Processor-Based Application-Specific Systems
• A Power Reduction Scheme for Data Buses by Dynamic Detection of Active Bits
• Dynamic Access Control of Instruction Buses by Using Active Bits Detection for Low Power Systems
• Dynamic Access Control of Instruction Buses by Using Active Bits Detection for Low Power Systems
• A System-level Energy Minimization Approach Using Datapath Width Optimization
• 組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル(消費電力1,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
• コード配置変更によるハイブリッドローカルメモリの消費エネルギー最小化
• RTOSのハードウェア化によるソフトウェアベースTCP/IP処理の高速化と低消費電力化(回路理論,回路解析)
• Experimental Analysis of Power Estimation Models of CMOS VLSI Circuits (Special Section of Selected Papers from the 9th Karuizawa Workshop on Circuits and Systems)
• Variable Pipeline Depth Processor for Energy Efficient Systems(Power Optimization)(VLSI Design and CAD Algorithms)
• Variable Pipeline Depth Processor for Energy Efficient Systems
• Variable Pipeline Depth Processor for Energy Efficient Systems
• Variable Pipeline Depth Processor for Energy Efficient Systems
• Leakage Power Reduction for Battery-Operated Portable Systems
• A Memory Power Optimization Technique for Application Specific Embedded Systems (Special Section on VLSI Design and CAD Algorithms)
• Power Analysis and Estimation for SOC Design : Techniques and Tools(VLSI Design Technology and CAD)
• System LSI Design Methods for Low Power LSIs (Special Issue on Low-Power High-Speed CMOS LSI Technologies)
• A System-level Energy Minimization Approach Using Datapath Width Optimization
• LSIの信頼性評価指標の提案
• 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
• 超高速応答を実現するハードウェア割り込み処理機構(アーキテクチャと評価,デザインガイア2011-VLSI設計の新しい大地-)
• RFIDと社会情報基盤(システムオンシリコン,RFID技術及び一般)

もっと見る 閉じる

スポンサーリンク