リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの実装(FPGAとその応用及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
NECエレクトロニクスが開発したDynamically Reconfigurable Processor (DRP)は、粗粒度のリコンフィギャラブルプロセッサで、内部に持つ16のデータパスの構成情報を切替えることによって、様々な処理を実現する。本稿では、リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの設計事例を紹介し、DRPの処理能力を検証するため、Pentium 4、Athlon XP、DSP(TI C6713)などのアーキテクチャと比較した.その結果、並列処理の効果的な利用により、エッジ近傍合成機能付きαブレンダを実行した場合、DRPはPentium 4、Athlon XPの3倍、DSPの17倍の処理性能を達成することができた。
- 社団法人電子情報通信学会の論文
- 2004-01-15
著者
-
山田 裕
慶應義塾大学
-
安生 健一朗
NECエレクトロニクス通信システム事業部
-
安生 健一朗
Necエレクトロニクス株式会社
-
鈴木 正康
慶應義塾大学大学院理工学研究科
-
粟島 亨
日本電気株式会社
-
粟島 亨
NECマルチメディア研究所
-
出口 勝昭
慶應義塾大学大学院理工学研究科
-
鈴木 正康
慶鹿義塾大学大学院理工学研究科
-
山田 裕
慶鹿義塾大学大学院理工学研究科
-
出口 勝昭
慶鹿義塾大学大学院理工学研究科
-
天野 英晴
慶鹿義塾大学大学院理工学研究科
-
山田 裕
株式会社東芝研究開発センター
-
安生 健一朗
NECエレクトロニクス 通信システム事業部
関連論文
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの実装(FPGAとその応用及び一般)
- 4. 動的再構成プロセッサ(DRP)(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- 応用領域に特化した小面積再構成可能HWのカスタマイズ方式(リコンフィギャラブル・アーキテクチャと論理合成,FPGA応用及び一般)
- 動的再構成可能プロセッサを用いたIPsec向け暗号処理アクセラレータの設計と実装(コンピュータシステム)
- 動的再構成可能プロセッサを用いた組み込み向け複数暗号処理エンジンの実装(セキュリティ・暗号1, 組込技術とネットワークに関するワークショップ)
- 動的再構成プロセサをC言語だけで設計可能に (LSI開発者ブック)
- 動的リコンフィギャラブルプロセッサを用いたIPsecアクセラレータの設計と実装(アプリケーションI)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 動的再構成プロセッサDRPを用いた関数オフローダの試作(FPGAとその応用及び一般)
- リコンフィギャラブルプロセッサ上でのブロック暗号RC6の実装(FPGAとその応用及び一般)
- [招待論文]動的再構成可能チップDRPのCコンパイラ(FPGAとその応用及び一般)
- 動的再構成可能チップDRPのCコンパイラ(FPGAとその応用及び一般)
- 応用領域に特化した小面積再構成可能HWのカスタマイズ方式(リコンフィギャラブル・アーキテクチャと論理合成,FPGA応用及び一般)
- 応用領域に特化した小面積再構成可能HWのカスタマイズ方式(リコンフィギャラブル・アーキテクチャと論理合成,FPGA応用及び一般)
- 応用領域に特化した小面積再構成可能HWのカスタマイズ方式(リコンフィギャラブル・アーキテクチャと論理合成,FPGA応用及び一般)
- 動的再構成可能プロセッサを用いた組み込み向け複数暗号処理エンジンの実装(セキュリティ・暗号1, 組込技術とネットワークに関するワークショップ)
- 動的再構成プロセッサDRPを用いた関数オフローダの試作(FPGAとその応用及び一般)
- リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの実装(FPGAとその応用及び一般)
- リコンフィギャラブルプロセッサ上でのブロック暗号RC6の実装(FPGAとその応用及び一般)
- 動的再構成プロセッサDRPを用いた関数オフローダの試作(FPGAとその応用及び一般)
- リコンフィギャラブルプロセッサDRP上でのエッジ近傍合成機能付きαブレンダの実装(FPGAとその応用及び一般)
- リコンフィギャラブルプロセッサ上でのブロック暗号RC6の実装(FPGAとその応用及び一般)
- 超並列計算機JUMP-1における分散共有メモリ管理プロセッサMBP-light(並列処理)
- 超並列計算機JUMP-1におけるMBP Core Architectureの評価
- 動的リコンフィギャブルプロセッサにおける入出力と演算のバランス : 論理とデータ、どちらを動かすか?(システムII)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- DRPでのウェーブレットフィルタの実装
- DRPでのウェーブレットフィルタの実装
- DRPでのウェーブレットフィルタの実装(FPGAとその応用及び一般)
- 就職した先輩から後輩への手紙
- 非最短経路を用いたチップ内ネットワーク向け経路設定手法(マイクロアーキテクチャ)
- 非最短経路を用いたチップ内ネットワーク向け経路設定手法(回路およびチップ構成法, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
- 非最短経路を用いたチップ内ネットワーク向け経路設定手法
- チップ内ネットワークにおけるトポロジに対する考察(性能評価環境と応用)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- リコンフィギャラブルプロセッサアレー向けチップ内接続網 : Fat H-Tree(VLSIシステム)
- 動的再構成可能チップDRPのCコンパイラ(FPGAとその応用及び一般)
- 超並列計算機JUMP-1におけるMBP-lightの性能評価
- マルチグレインDSMをサポートするWSクラスタJUMP-1/3
- 動的再構成可能プロセッサにおけるコンテクストメモリの削減法(デバイスアーキテクチャ,リコンフィギャラブルシステム論文)
- 粗粒度リコンフィギャラブルデバイス用構成情報マルチキャスト方式RoMultiC(デバイスアーキテクチャI)
- テンプレート再構成法の提案(デバイスアーキテクチャII, リコンフィギャラブルシステム, 一般)
- WSクラスタJUMP-1/3-SLの実装と評価
- WSクラスタにおける分散共有メモリのためのHome Proxy
- 超並列計算機用結合網RDTのルーティング制御評価用システム : JUMP-1/3
- ネットワークオンチップにおけるローカルラベリング方式の評価(VLSIシステム)
- Reconfigurable Hardware による細胞シミュレータの高速化手法
- 細胞系譜構築システムのReconfigurable Systemによる高速化
- 細胞系譜構築システムのReconfigurable Systemによる高速化
- 細胞系譜構築システムのReconfigurable Systemによる高速化
- 非最短経路を用いたチップ内ネットワーク向け経路設定手法(回路およびチップ構成法, 「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2005))
- オンチップバスの話(やさしいハードの話)