URRアーキテクチャおよびコンパイラの試作
スポンサーリンク
概要
- 論文の詳細を見る
万能実数値表現法URR(Universal Representation of Real numbers)は、当所浜田穂積氏が提案する、新しい計算機内部数値表現形式である。現行のMシリーズ形式は、指数部と仮数部を表現するビット長が固定であるため、限られた値域しか表現できない。一方、URRは、数値の大きさによって、指数部と仮数部の長さが可変になる性質を持つ。その結果、事実上、オーバフロー、アンダフローが発生しない、1の周辺でMシリーズ形式より高精度である、などの特徴を持つ。当所では、広範な問題への適用を通してURRの有効性を評価するため、汎用大型計算機M680H上に、技術計算の80%を占めるといわれる、FORTRANプログラムからURRが利用できる実験環境を実現し、初期評価を行った。本発表では、URRアーキテクチャとその実現方式、FORTRANコンパイラの実現方式および実問題を中心とした十数事例への適用結果について報告する。
- 一般社団法人情報処理学会の論文
- 1988-09-12
著者
-
和田 健一
日立製作所 中央研究所
-
菊池 純男
日立製作所システム開発研究所
-
橋本 博幸
(株)日立製作所 中央研究所
-
菊池 純男
(株)日立製作所中央研究所
-
長坂 充
日立製作所 中央研究所
-
橋本 博幸
日立製作所 中央研究所
-
長坂 充
(株)日立製作所中央研究所
関連論文
- ハードウェアプリフェッチ機構を利用したコンパイラ制御によるデータプリフェッチ方式
- SIMDマシンで並列実行させる同型命令列の認識方式
- 2000-HPC-82-15 分散共有メモリ向け手続き間自動データ分散方法の実装と評価
- 並列化支援システム「Parassist」の試作 : 並列プロセス表示方法
- 並列化支援システム「Parassist」の試作 : 並列性検査方法
- 並列化支援システム「Parassist」の試作 : 不正並列化検出方法
- 並列化支援システム「Parassist」の試作 : 機能と構成
- オブジェクトコード評価ツールの開発
- 並列化支援システムによるFortran DOループの並列化方法
- アクセスゲートウェイへのネットワークプロセッサの適用
- 広帯域INテストベットシステム
- ネットワークプロセッサを適用したパケットカプセル化方式の検討(ネットワークプロセッサ及び一般)
- ネットワークプロセッサを適用したパケットカプセル化方式の検討(ネットワークプロセッサ及び一般)
- URRアーキテクチャおよびコンパイラの試作
- B-024 x64プロセッサ向けメモリアクセス最適化技術(ソフトウェア,一般論文)
- ストリーム数とリユースを考慮したループ分配方式(数値計算とコンパイラ)
- C-028 SR11000コンパイラにおけるデータキャッシュ向け最適化(C.アーキテクチャ・ハードウェア)
- 4. 並列化支援システム (<特集> 並列処理のためのシステムソフトウェア)
- ストローク種別に基づく漢字形状生成方式
- 金型設計・生産におけるCAD/CAM (設計・生産の自動化 : 機械・構造物のCAD/CAM)
- 汎用方式論理シミュレータPASIM : 高位レベル記述の検討
- 汎用方式論理シミュレータPASIM : PASIMの概要
- SR11000向け実行資源均等化命令スケジューリング(コンパイラ及びツール, SHINING 2005「アーキテクチャとコンパイラの協調および一般」)